经加工的堆叠管芯制造技术

技术和方法的代表性实施方式包括加工分割的管芯以准备用于键合。可以从晶圆部件分割多个半导体管芯部件，该半导体管芯部件各自具有基本平面的表面。可以从多个半导体管芯部件的边缘移除材料的颗粒和碎片。另外，多个半导体管芯部件中的一个或多个可以经由基本平面的表面键合到准备好的键合表面。

Processed stack core

【技术实现步骤摘要】
【国外来华专利技术】经加工的堆叠管芯优先权要求和相关申请的交叉引用本申请要求2018年4月23日提交的美国专利申请号15/960,179和2017年5月11日提交的临时申请号62/504,834根据35U.S.C.§119(e)(1)所享有的权益，这些申请据此以引用方式全文并入。
以下描述涉及集成电路(“IC”)的加工。更具体地说，以下描述涉及用于加工准备键合的已分割管芯的技术。
技术介绍
管芯可以作为各种微电子封装方案的一部分以三维布置堆叠。这可以包括在较大的基础管芯上堆叠一个或多个管芯的层、以竖直布置堆叠多个管芯以及两者的各种组合。管芯也可以堆叠在晶圆上，或者晶圆可以在分割之前堆叠在其他晶圆上。管芯或晶圆可以使用各种键合技术以堆叠布置来键合，包括使用直接电介质键合、非粘合技术，诸如直接键合技术或混合键合技术，这两种技术均可从XperiCorp的子公司InvensasBondingTechnologies,Inc.(以前的Ziptronix,Inc.)获得(例如，参见美国专利号6,864,585和7,485,968，其以引用方式全文并入本文中)。当使用直接键合技术键合堆叠的管芯时，希望待键合管芯的表面极其平坦和光滑。例如，表面应具有非常小的表面拓扑变化，使得表面可以紧密配合，以形成持久的键合。还希望表面清洁并且没有杂质、颗粒和/或其他残留物。例如，不期望的颗粒的存在可导致在颗粒的位置处的键合有缺陷或不可靠。例如，残留在键合表面上的一些颗粒和残留物可在堆叠管芯之间的键合界面处产生空隙。如果空隙显著小于金属电互连尺寸，它们可能是可接受的。然而，导致尺寸接近或超过电互连尺寸的键合缺陷的颗粒通常是不能容忍的，因为它们可能对互连的导电性产生负面影响。因为半导体晶圆(例如，硅晶圆)是易碎的，所以当它们被分割时，在管芯的边缘处产生缺陷或颗粒是常见的。作为示例，硅在切割期间可能破裂，形成松散的颗粒。机械切割或锯切通常留下粗糙的边缘，并且还可能在切割的管芯的边缘上或附近留下硅颗粒或碎片。此外，机械锯切割通常将材料从划片片转移到分割的管芯的侧壁和边缘。激光切割也可能在管芯的表面或边缘上留下颗粒。在切割后，可以使用各种工艺来清洁管芯的表面。然而，这些工艺通常会在管芯的外围或管芯的边缘壁处留下一些颗粒。即使在管芯表面被抛光时，碎片仍可能存在于管芯的边缘或侧壁上。留下的松散颗粒和碎片可能会给形成可靠的键合带来麻烦。另外，这些松散或部分松散的颗粒可能会在后续操作中再次污染感兴趣的键合表面或键合工具等。附图说明参考附图阐述了详细描述。在这些图中，参考标号的一个或多个最左边的数字标识首次出现参考标号的图。在不同图中使用相同的附图标记表示相似或相同的项目。对于该讨论，图中所示的装置和系统被示出为具有多个部件。如本文所述，装置和/或系统的各种具体实施可以包括较少的部件并且仍然在本公开的范围内。另选地，装置和/或系统的其他具体实施可以包括附加部件或所描述部件的各种组合，并且仍然在本公开的范围内。图1(A)是显示根据实施方案的管芯的顶表面上的缺陷的剖面图。图1(B)是显示具有缺陷的键合管芯的截面的剖面图。图1(C)是显示没有缺陷的键合管芯的截面的剖面图。图2是示出根据实施方案的加工堆叠管芯的示例性过程的图形流程图。图3是示出根据另一个实施方案的加工堆叠管芯的示例性过程的图形流程图。图4是示出根据又一个实施方案的加工堆叠管芯的示例性过程的图形流程图。图5(A)是根据实施方案的具有凹进氧化物区域的管芯的剖面图。图5(B)是具有凹进氧化物区域的管芯的剖面图的放大图。图5(C)是具有凹进氧化物区域的键合管芯布置的示例。图6是示出根据实施方案的用于加工堆叠管芯的示例性过程的流程图。
技术实现思路
可以使用各种实施方案和技术来加工准备用于键合的分割的管芯。这些实施方案包括补救在管芯上发现的缺陷累积的技术，并且包括移除、溶解或蚀刻在管芯的边缘处的颗粒以提供平滑的键合表面。管芯可以由半导体或非半导体材料构成。半导体材料可以例如包括直接带隙半导体或间接带隙半导体及其组合。非半导体材料可以包括例如电介质材料，例如玻璃、陶瓷、玻璃陶瓷、碳化硅、碳氧化硅、氮化硅或氮氧化硅、金刚石、氧化硅等，或者它们的组合。微电子系统可以包括至少第一微电子部件，该第一微电子部件包括基础半导体层和电介质层，该电介质层具有基本平面的表面。另外，第二微电子部件可以在没有粘合剂的情况下直接键合到第一微电子部件的电介质层，该电介质层在电介质层的外围处具有底切，使得电介质层的面积小于第一微电子部件和/或第二微电子部件的覆盖区的面积。另选地，第二微电子部件可以包括至少第二基础半导体层和第二电介质层，第二电介质层具有基本平面的表面。另外，第二电介质层可以在第一基本平面的表面和第二基本平面的表面处在没有粘合剂的情况下直接键合到第一电介质层，第一基础半导体层和第二基础半导体层分别在第一基础半导体层和第二基础半导体层的外围处具有底切，使得第一基础半导体层的覆盖区的面积和第二基础半导体层的覆盖区的面积小于第一电介质层和/或第二电介质层的面积。在第一实施方案中，在第一微电子部件和/或第二微电子部件的基础半导体层的外围处的底切可以对应于在第一微电子部件和/或第二微电子部件的电介质层的外围处的底切。在第二实施方案中，第二微电子部件可以包括至少基础半导体层和具有基本平面表面的电介质层，第一微电子部件的电介质层直接键合到第二微电子部件的电介质层，并且第二微电子部件的电介质层在第二微电子部件的电介质层的外围处具有底切，使得第二微电子部件的电介质层的面积小于第一微电子部件和/或第二微电子部件的覆盖区的面积。用于形成微电子系统的方法可以包括从晶圆部件中分割多个半导体管芯部件，半导体管芯部件各自具有基本平面的表面。可以从多个半导体管芯部件的边缘移除材料的颗粒和碎片。另外，多个半导体管芯部件中的一个或多个可以经由基本平面的表面键合到准备好的键合表面。在第三实施方案中，可以通过蚀刻多个半导体管芯部件的边缘来移除材料的颗粒和碎片。当多个半导体管芯部件在切割载体(诸如划片片、划片带等)上时，多个半导体管芯部件的边缘可以被蚀刻。另外，多个半导体管芯部件的边缘可以使用化学蚀刻剂蚀刻。在实施方式中，化学蚀刻剂可以包括氢氟酸和硝酸，其具有苯并三唑(BTA)或抑制铜在蚀刻剂中溶解的其他化学品。此外，多个半导体管芯部件的边缘可以使用等离子体蚀刻来蚀刻。另外，多个半导体管芯部件的边缘可以被蚀刻以减小多个半导体管芯部件的厚度，使得在多个半导体管芯部件中的每一个的一个或多个边缘处产生空间。半导体管芯部件可以包括作为基本平面的表面的氧化物层，并且蚀刻可以包括移除在多个半导体管芯部件的边缘处的氧化物层的至少一部分。多个半导体管芯部件的基本平面的表面仍然可以被蚀刻。基本平面的表面可以被蚀刻到预选深度或蚀刻达预选持续时间。在第四实施方案中，在蚀刻之前，可以将保护涂层施加到多个半导体管芯部件的基本平面的表面，以保护基本平面的表面免受蚀刻剂的影响。本文档来自技高网...

【技术保护点】
1.一种微电子系统，包括：/n第一微电子部件，所述第一微电子部件至少由基础半导体层和电介质层构成，所述电介质层具有基本平面的表面；和/n第二微电子部件，所述第二微电子部件在没有粘合剂的情况下直接键合到所述第一微电子部件的所述电介质层，所述电介质层在所述电介质层的外围处具有底切，使得所述电介质层的面积小于所述第一微电子部件和/或所述第二微电子部件的覆盖区的面积。/n

【技术特征摘要】
【国外来华专利技术】20170511 US 62/504,834;20180423 US 15/960,1791.一种微电子系统，包括：
第一微电子部件，所述第一微电子部件至少由基础半导体层和电介质层构成，所述电介质层具有基本平面的表面；和
第二微电子部件，所述第二微电子部件在没有粘合剂的情况下直接键合到所述第一微电子部件的所述电介质层，所述电介质层在所述电介质层的外围处具有底切，使得所述电介质层的面积小于所述第一微电子部件和/或所述第二微电子部件的覆盖区的面积。


2.根据权利要求1所述的微电子系统，其中，所述第一微电子部件的所述基础半导体层在所述基础半导体层的外围处具有底切，所述底切对应于在所述第一微电子部件的所述电介质层的所述外围处的所述底切。


3.根据权利要求1所述的微电子系统，其中，所述第二微电子部件至少由基础半导体层和具有基本平面的表面的电介质层构成，所述第一微电子部件的所述电介质层直接键合到所述第二微电子部件的所述电介质层，并且所述第二微电子部件的所述电介质层在所述第二微电子部件的所述电介质层的外围处具有底切，使得所述第二微电子部件的所述电介质层的面积小于所述第一微电子部件和/或所述第二微电子部件的所述覆盖区的所述面积。


4.根据权利要求3所述的微电子系统，其中，在所述第一微电子部件和/或所述第二微电子部件的所述基础半导体层的外围处的底切对应于在所述第一微电子部件和/或所述第二微电子部件的所述电介质层的所述外围处的底切。


5.一种微电子系统，包括：
第一微电子部件，所述第一微电子部件至少由第一基础半导体层和第一电介质层构成，所述第一电介质层具有第一基本平面的表面；和
第二微电子部件，所述第二微电子部件至少由第二基础半导体层和第二电介质层构成，所述第二电介质层具有第二基本平面的表面，所述第二电介质层在所述第一基本平面的表面和所述第二基本平面的表面处在没有粘合剂的情况下直接键合到所述第一电介质层，所述第一基础半导体层和所述第二基础半导体层分别在所述第一基础半导体层和所述第二基础半导体层的外围处具有底切，使得所述第一基础半导体层的覆盖区的面积和所述第二基础半导体层的覆盖区的面积小于所述第一电介质层和/或所述第二电介质层的面积。


6.根据权利要求5所述的微电子系统，其中，所述底切对应于在所述第一微电子部件和/或所述第二微电子部件的所述第一电介质层和/或所述第二电介质层的所述外围处的底切。


7.一种用于形成微电子系统的方法，包括：
从晶圆部件分割多个半导体管芯部件，所述半导体管芯部件各自具有基本平面的表面；
从所述多个半导体管芯部件的边缘移除材料的颗粒和碎片；以及
经由所述基本平面的表面将所述多个半导体管芯部件中的一个或多个键合到准备好的键合表面。


8.根据权利要求7所述的用于形成微电子系统的方法，还包括蚀刻所述多个半导体管芯部件的所述边缘，以从所述多个半导体管芯部件的所述边缘移除所述颗粒和所述碎片。


9.根据权利要求8所述的用于形成微电子系统的方法，还包括当所述多个半导体管芯部件在划片载体上时蚀刻所述多个半导体管芯部件的所述边缘。


10.根据权利要求8所述的用于形成微电子系统的方法，还包括使用化学蚀刻剂蚀刻所述多个半导体管芯部件的所述边缘，所述化学蚀刻剂包括氢氟酸和硝酸以及苯并三唑(BTA)。


11.根据权利要求8所述的用于形成微电子系统的方法，还包括使用等离子体蚀刻来蚀刻所述多个半导体管芯部件的所述边缘。


12.根据权利要求8所述的用于形成微电子系统的方法，还包括蚀刻所述多个半导体管芯部件的所述边缘，以减小所述多个半导体管芯部件的厚度，使得在所述多个半导体管芯部件中的每一个的一个或多个所述边缘处产生空间。


13.根据权利要求8所述的用于形成微电子系统的方法，其中，所述半导体管芯部件包括作为所述基本平面的表面的氧化物层，并且其中，所述蚀刻包括移除在所...

【专利技术属性】
技术研发人员：C·E·尤佐，G·高，L·W·米卡里米，G·G·小方丹，
申请(专利权)人：伊文萨思粘合技术公司，
类型：发明
国别省市：美国;US