In one embodiment, the analog-to-digital converter circuit has an input terminal (INA), a ramp generator (RG), a comparison unit (CMP), a control unit (CTL), and an output terminal (out). The input terminal (InA) is used to receive the first analog signal level (In1) and the second analog signal level (In2); the slope generator (RG) is suitable for providing slope signals (Vramp); the comparison unit (CMP) is coupled to the input terminal (InA) and the slope generator (RG); the control unit (CTL) is coupled to the comparison unit (CMP), and the control unit (CTL) has a counter, and the control unit (CTL) is configured according to the slope signal ( A comparison between the analog signal level (In1) and the second analog signal level (In2) is used to enable the counter; the output terminal (Out) is used to provide the output digital value according to the relationship between the first analog signal level (In1) and the second analog signal level (In2). Wherein, the ramp signal (vramp) has at least one linearly rising and at least one linearly falling portion and an adjustable offset (RS1) at a reversal point between the rising and falling portions of the ramp signal (vramp), which is dependent on the number of the rising and falling portions of the ramp signal (vramp).
【技术实现步骤摘要】
【国外来华专利技术】模拟-数字转换器电路和模拟-数字转换方法本申请领域涉及模拟-数字转换器ADC，尤其是使用斜坡信号进行转换的ADC。这种转换器称为斜坡ADC。斜坡ADC具有紧凑的尺寸和简单性，这允许斜坡ADC以并行方式轻松执行多个转换，因而被广泛地用于例如图像传感器中。因此，这些ADC通常用于在像素列中在单个转换周期内对整行像素进行转换。现有斜坡ADC的一个问题是其较慢的转换时间，即较长的转换周期。转换周期表示ADC提供相对于模拟输入的数字输出所需的时间。现有技术的转换器执行的具有N比特分辨率的转换通常需要在转换器内使用的时钟的2的N次方个时钟周期。此外，对于大多数应用，还转换参考电平，这意味着需要两个斜坡来转换两个模拟值或电平，以提供单个转换的值，即数字值。为避免各种列到列的不均匀性，所有列ADC共享由斜坡发生器产生的同一斜坡电压或斜坡信号。因此，提供斜坡电压的斜坡发生器被加载非常大的电容，该电容通常与图像传感器的列数成比例。另外，为避免由于ADC中使用的比较器的切换产生的到斜坡的反冲，斜坡负载电容必须被适当地设置大小，即进一步增加。每次执行转换时，必须将现有技术的ADC中使用的斜坡信号复位到明确定义的值，该值与ADC输入摆动的极限之一相对应。随着斜坡ADC速率的不断提高，斜坡复位时间成为总转换时间的重要部分。另外，由于成像的趋势是更高的分辨率，随斜坡发生器的负载与阵列的列数成比例地增加，由斜坡复位引起的死区时间变得更大。因此，本申请的目的是提供一种模拟-数字转换器电路和一种用于具有改进的转换速度的模拟-数字转换的方法。
【技术保护点】
1.一种模拟-数字转换器电路，所述模拟-数字转换器电路具有/n-输入端(InA)，其用于接收第一模拟信号电平(In1)和第二模拟信号电平(In2)，/n-斜坡发生器(RG)，其适于提供斜坡信号(Vramp)，/n-比较单元(CMP)，其耦合到所述输入端(InA)和所述斜坡发生器(RG)，/n-控制单元(CTL)，其耦合到所述比较单元(CMP)，所述控制单元(CTL)具有计数器，所述控制单元(CTL)准备成根据所述斜坡信号(Vramp)与所述第一模拟信号电平(In1)和所述第二模拟信号电平(In2)的比较来使能所述计数器，和/n-输出端(Out)，其用于根据所述第一模拟信号电平(In1)和所述第二模拟信号电平(In2)之间的关系提供输出数字值，/n其中，所述斜坡信号(Vramp)具有至少一个线性上升部分和至少一个线性下降部分以及在所述斜坡信号(Vramp)的上升部分和下降部分之间的反转点处的可调整偏移(Rs1)，所述偏移(Rs1)依赖于所述斜坡信号(Vramp)的上升和下降部分的数量。/n
【技术特征摘要】
【国外来华专利技术】20170330 EP 17163884.41.一种模拟-数字转换器电路，所述模拟-数字转换器电路具有
-输入端(InA)，其用于接收第一模拟信号电平(In1)和第二模拟信号电平(In2)，
-斜坡发生器(RG)，其适于提供斜坡信号(Vramp)，
-比较单元(CMP)，其耦合到所述输入端(InA)和所述斜坡发生器(RG)，
-控制单元(CTL)，其耦合到所述比较单元(CMP)，所述控制单元(CTL)具有计数器，所述控制单元(CTL)准备成根据所述斜坡信号(Vramp)与所述第一模拟信号电平(In1)和所述第二模拟信号电平(In2)的比较来使能所述计数器，和
-输出端(Out)，其用于根据所述第一模拟信号电平(In1)和所述第二模拟信号电平(In2)之间的关系提供输出数字值，
其中，所述斜坡信号(Vramp)具有至少一个线性上升部分和至少一个线性下降部分以及在所述斜坡信号(Vramp)的上升部分和下降部分之间的反转点处的可调整偏移(Rs1)，所述偏移(Rs1)依赖于所述斜坡信号(Vramp)的上升和下降部分的数量。
2.根据权利要求1所述的模拟-数字转换器电路，
其中，在所述斜坡信号(Vramp)的上升部分和下降部分之间的反转点处的偏移(Rs1)通过延迟实现，在该延迟期间所述斜坡信号(Vramp)保持基本恒定的水平，并且所述斜坡信号(Vramp)的上升部分的斜率基本上等于所述斜坡信号(Vramp)的下降部分的斜率。
3.根据权利要求1或2所述的模拟-数字转换器电路，
其中，所述转换器电路能够以三种模式之一操作，
其中，
在第一模式中，转换周期包括：所述斜坡信号(Vramp)的至少两个线性上升部分和至少两个线性下降部分，以及所述第一模拟信号电平(In1)与所述斜坡信号(Vramp)和所述第二模拟信号电平(In2)与所述斜坡信号(Vramp)的顺序比较，
在第二模式中，转换周期包括：所述斜坡信号(Vramp)的一个线性上升部分和一个线性下降部分，以及所述第一模拟信号电平(In1)和所述第二模拟信号电平(In2)与所述斜坡信号(Vramp)的同时比较，
在第三模式中，转换周期包括：所述斜坡信号(Vramp)的一个线性上升部分或一个线性下降部分，以及所述第一模拟信号电平(In1)和所述第二模拟信号电平(In2)与所述斜坡信号(Vramp)的同时比较；并且随后的转换周期开始于偏移之后所述斜坡信号(Vramp)的上升部分或下降部分的反转点处。
4.根据权利要求3所述的模拟-数字转换器电路，
其中，在第一模式和第二模式中，转换周期包括所述斜坡信号(Vramp)的N个线性上升部分和N个线性下降部分，其中，N是偶数，并且其中，所述斜坡信号(Vramp)的每个偏移(Rs1)随N的倒数值而变化，并且其中，在所述斜坡信号(Vramp)的线性下降部分和线性上升部分之间的每个反转点处也插入偏移(Rs1)。
5.根据权利要求1至4中任一项所述的模拟-数字转换器电路，
所述模拟-数字转换器电路还包括另一输入端(InB)，所述另一输入端用于接收由所述计数器使用的主时钟信号(Clk1)，其中，所述斜坡信号(Vramp)的偏移(Rs1)随所述斜坡信号(Vramp)相对于所述主时钟信号(Cl...
【专利技术属性】
技术研发人员：阿迪·扎科尼，科恩·吕托伦，
申请(专利权)人：AMS有限公司，
类型：发明
国别省市：奥地利;AT
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。