半导体装置制造方法及图纸

本发明专利技术提供了一种半导体装置。所述半导体装置包括设置在基底上的堆叠结构。堆叠结构包括多个栅电极。所述半导体装置还包括设置在基底上并穿过堆叠结构的第一结构以及设置在基底上的第二结构。第二结构设置在堆叠结构的外部，面向第一结构并与第一结构间隔开。第一结构包括穿过所述多个栅电极的至少一部分并在堆叠结构的外部延伸的多条分离线，并且第二结构由与第一结构的材料相同的材料形成。

Semiconductor device

The invention provides a semiconductor device. The semiconductor device includes a stacking structure arranged on a substrate. The stack structure includes a plurality of gate electrodes. The semiconductor device also includes a first structure disposed on the substrate and passing through the stacking structure and a second structure disposed on the substrate. The second structure is arranged outside the stacking structure, facing the first structure and spaced away from the first structure. The first structure includes a plurality of separation lines passing through at least a portion of the plurality of gate electrodes and extending outside the stacking structure, and the second structure is formed of the same material as the first structure.

【技术实现步骤摘要】
半导体装置本申请要求于2018年5月18日在韩国知识产权局提交的第10-2018-0057263号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用全部包含于此。
本专利技术构思的示例性实施例涉及半导体装置，更具体地，涉及包括堆叠结构和穿过堆叠结构的分离线的半导体装置。
技术介绍
越来越需要增大半导体装置的集成度。为了改善半导体装置的集成度，已经开发了栅极在基底的垂直方向上堆叠的三维半导体装置。随着集成度增大，三维半导体装置中的堆叠栅极的数量也增大。
技术实现思路
本专利技术构思的示例性实施例提供一种包括分离线和能够改善良率和生产率的结构的半导体装置。根据本专利技术构思的示例性实施例，半导体装置包括设置在基底上的堆叠结构。堆叠结构包括多个栅电极。半导体装置还包括设置在基底上并穿过堆叠结构的第一结构以及设置在基底上的第二结构。第二结构设置在堆叠结构的外部，面向第一结构并与第一结构间隔开。第一结构包括穿过所述多个栅电极的至少一部分并在堆叠结构的外部延伸的多条分离线，并且第二结构由与第一结构的材料相同的材料形成。根据本专利技术构思的示例性实施例，半导体装置包括设置在基底上的堆叠结构。堆叠结构包括多个栅电极。半导体装置还包括多条主分离线，所述多条主分离线在与基底的上表面基本垂直的第一方向上穿过堆叠结构，在与基底的上表面基本平行的第二方向上延伸并与堆叠结构交叉，并且具有位于堆叠结构的外部的边缘端部。半导体装置还包括多条第一次级分离线，所述多条第一次级分离线在第一方向上穿过堆叠结构，在第二方向上延伸，并且具有位于堆叠结构的外侧上的边缘端部。半导体装置还包括多条第二次级分离线，所述多条第二次级分离线在第一方向上穿过堆叠结构，并且具有面向第一次级分离线的内端部。半导体装置还包括面向主分离线的边缘端部和第一次级分离线的边缘端部的结构。所述结构的上表面与主分离线的上表面和第一次级分离线的上表面共平面。根据本专利技术构思的示例性实施例，半导体装置包括设置在基底上的存储器阵列区和设置为与存储器阵列区相邻的延伸区。半导体装置还包括设置在存储器阵列区和延伸区中的堆叠结构。堆叠结构包括在存储器阵列区中在第一方向上堆叠并彼此间隔开的多个栅电极。第一方向与基底的上表面基本垂直。栅电极延伸到延伸区中并包括在延伸区中以台阶形状设置的多个垫。半导体装置还包括：多个存储器垂直结构，在第一方向上延伸并穿过存储器阵列区中的栅电极；多条主分离线，与存储器阵列区和延伸区交叉，并在第二方向上使堆叠结构分离；多条次级分离线，穿过延伸区中的堆叠结构。半导体装置还包括设置在基底上并设置在堆叠结构外部的结构。主分离线和次级分离线包括从延伸区沿第三方向延伸并位于堆叠结构外侧上的边缘端部。所述结构包括面向边缘端部的外侧端部。主分离线的上表面、次级分离线的上表面和所述结构的上表面彼此共平面并由相同的材料形成。附图说明通过参照附图详细地描述本专利技术构思的示例性实施例，本专利技术构思的以上和其它特征将变得更加明显，在附图中：图1A是根据本专利技术构思的示例性实施例的半导体装置的示意性框图。图1B是概念地示出根据本专利技术构思的示例性实施例的半导体装置的存储器阵列区的电路图。图2是示意性地示出根据本专利技术构思的示例性实施例的半导体装置的框图。图3A是示出根据本专利技术构思的示例性实施例的半导体装置的平面图。图3B是示出根据本专利技术构思的示例性实施例的图3A的堆叠结构的平面图。图4是示出根据本专利技术构思的示例性实施例的图3A中的区域“A”的局部放大平面图。图5是根据本专利技术构思的示例性实施例的沿图4中的线I-I'和线II-II'截取的剖视图。图6是根据本专利技术构思的示例性实施例的沿图4中的线III-III'截取的剖视图。图7是根据本专利技术构思的示例性实施例的沿图4中的线IV-IV'截取的剖视图。图8是根据本专利技术构思的示例性实施例的沿图4中的线V-V'截取的剖视图。图9是根据本专利技术构思的示例性实施例的沿图4中的线VI-VI'截取的剖视图。图10是示出根据本专利技术构思的示例性实施例的半导体装置的组件的一部分的概念剖视图。图11是示出根据本专利技术构思的示例性实施例的图3A中的区域“A”的局部放大平面图。图12A是示出根据本专利技术构思的示例性实施例的图11中的区域“B”的局部放大平面图。图12B是示出根据本专利技术构思的示例性实施例的图11中的区域“B”的局部放大平面图。图12C是示出根据本专利技术构思的示例性实施例的图11中的区域“B”的局部放大平面图。图13是示出根据本专利技术构思的示例性实施例的图3A中的区域“A”的局部放大平面图。图14是根据本专利技术构思的示例性实施例的沿图13中的线II-II'截取的剖视图。图15是示出根据本专利技术构思的示例性实施例的图3A中的区域“A”的局部放大平面图。图16是示出根据本专利技术构思的示例性实施例的图3A中的区域“A”的局部放大平面图。图17是示出形成根据本专利技术构思的示例性实施例的半导体装置的方法的流程图。图18A、图19A和图20A是根据本专利技术构思的示例性实施例的沿图4中的线I-I'和线II-II'截取的剖视图。图18B、图19B和图20B是根据本专利技术构思的示例性实施例的沿图4中的线III-III'截取的剖视图。图18C、图19C和图20C是根据本专利技术构思的示例性实施例的沿图4中的线VI-VI'截取的剖视图。具体实施方式在下文中，将参照附图更充分地描述本专利技术构思的示例性实施例。在整个附图中，同样的附图标记可以表示同样的元件。为了易于描述，这里可以使用诸如“在……之下”、“在……下方”、“下”、“在……下”、“在……上方”、“上”等的空间相对术语以描述如图中所示的一个元件或特征与另一元件或特征的关系。将理解的是，除了图中描绘的方位之外，空间相对术语意图包含装置在使用或操作中的不同方位。例如，如果图中的装置被翻转，则被描述为“在”其它元件或特征“下方”或“之下”的元件随后将被定位为“在”其它元件或特征“上方”。因此，示例性术语“在……下方”和“下”可以包含上方和下方的两种方位。另外，还将理解的是，当层被称为“在”两个层“之间”时，该层可以是所述两个层之间的唯一层，或者也可以存在一个或更多个中间层。将理解的是，这里使用的术语“第一”、“第二”、“第三”等用于将一个元件与另一元件区分开，并且元件不受这些术语的限制。因此，示例性实施例中的“第一”元件可以在另一示例性实施例中被描述为“第二”元件。还将理解的是，当两个组件和/或方向被描述为基本彼此平行或垂直地延伸时，所述两个组件和/或方向彼此精确地平行或垂直地延伸，或者在如本领域普通技术人员所将理解的在测量误差内彼此近似地平行或垂直地延伸。此外，当两个或更多个元件或值被描述为彼此基本相同或大约相等时，将理解的是，元件或值彼此相同，彼此不可区分，或彼此可区分，但是如本领域普通技术人员所将理解的在功能上彼此相同本文档来自技高网...

【技术保护点】
1.一种半导体装置，所述半导体装置包括：/n堆叠结构，设置在基底上，其中，所述堆叠结构包括多个栅电极；/n第一结构，设置在所述基底上，其中，所述第一结构穿过所述堆叠结构；以及/n第二结构，设置在所述基底上，其中，所述第二结构设置在所述堆叠结构的外部，面向所述第一结构并与所述第一结构间隔开，/n其中，所述第一结构包括穿过所述多个栅电极的至少一部分并在所述堆叠结构的外部延伸的多条分离线，并且所述第一结构和所述第二结构由相同的材料形成。/n

【技术特征摘要】
20180518 KR 10-2018-00572631.一种半导体装置，所述半导体装置包括：
堆叠结构，设置在基底上，其中，所述堆叠结构包括多个栅电极；
第一结构，设置在所述基底上，其中，所述第一结构穿过所述堆叠结构；以及
第二结构，设置在所述基底上，其中，所述第二结构设置在所述堆叠结构的外部，面向所述第一结构并与所述第一结构间隔开，
其中，所述第一结构包括穿过所述多个栅电极的至少一部分并在所述堆叠结构的外部延伸的多条分离线，并且所述第一结构和所述第二结构由相同的材料形成。


2.根据权利要求1所述的半导体装置，其中，所述第一结构和所述第二结构中的每个包括分离芯图案和围绕所述分离芯图案的侧表面的绝缘间隔件。


3.根据权利要求2所述的半导体装置，其中，所述分离芯图案由导电材料形成并接触所述基底。


4.根据权利要求1所述的半导体装置，其中，所述第一结构和所述第二结构的上表面彼此共平面。


5.根据权利要求4所述的半导体装置，其中，所述第一结构和所述第二结构延伸到所述基底中。


6.根据权利要求1所述的半导体装置，其中，
所述第一结构的所述分离线具有在第一方向上延伸的线性形状，
所述第一结构的所述分离线包括位于所述堆叠结构的外侧上的端部，
所述第一方向与所述基底的上表面基本平行。


7.根据权利要求6所述的半导体装置，其中，所述第二结构包括在所述第一方向上延伸的条形图案，并且所述条形图案与所述第一结构的所述分离线一一对应。


8.根据权利要求7所述的半导体装置，其中，
所述第一结构的分离线中的每条包括在所述第一方向上延伸的分离线性部和从所述分离线性部延伸的边缘端部，
所述边缘端部在第二方向上的宽度比所述分离线性部在所述第二方向上的宽度大，并且
所述第二方向与所述基底的所述上表面基本平行并与所述第一方向基本垂直。


9.根据权利要求8所述的半导体装置，其中，
所述第二结构的所述条形图案中的每个包括外线性部以及从所述外线性部延伸并位于所述外线性部的两侧上的第一外侧端部和第二外侧端部，
所述第一外侧端部面向所述边缘端部，并且
所述第一外侧端部在所述第二方向上的宽度大于所述外线性部在所述第二方向上的宽度。


10.根据权利要求9所述的半导体装置，其中，所述第二外侧端部在所述第二方向上的宽度与所述第一外侧端部在所述第二方向上的所述宽度不同。


11.根据权利要求7所述的半导体装置，其中，所述条形图案中的每个的宽度大于所述分离线中的每条的宽度。


12.根据权利要求6所述的半导体装置，其中，所述第二结构是具有在第二方向上延伸的条形图案的条形形状，或者是具有在所述第二方向上延伸的线图案的线性形状，所述第二方向与所述基底的所述上表面基本平行并与所述第一方向基本垂直。


13.根据权利要求1所述的半导体装置，其中，
所述分离线之间在第二方向上的距离大于所述第一结构与所述第二结构之间在第一方向上的距离，
所述第...

【专利技术属性】
技术研发人员：姜秀彬，李秉一，具池谋，徐裕轸，李晫，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR