电压调节器制造技术

本发明专利技术提供电压调节器。该电压调节器具有：过冲检测电路，其根据输出电压，对过冲进行检测；过冲抑制电路，其根据过冲检测电路的检测信号，控制输出晶体管的栅极电压；状态监视电路，其监视电压调节器的状态；定时器电路，其接收状态监视电路的信号，使过冲检测电路进行规定的时间的动作；以及定时器断开电路，其响应于检测出过冲而缩短定时器电路进行计数的时间。

Voltage regulator

The invention provides a voltage regulator. The voltage regulator has: overshoot detection circuit, which detects the overshoot according to the output voltage; overshoot suppression circuit, which controls the gate voltage of the output transistor according to the detection signal of the overshoot detection circuit; status monitoring circuit, which monitors the status of the voltage regulator; timer circuit, which receives the signal of the status monitoring circuit, so that the overshoot detection circuit can be specified And a timer disconnection circuit which shortens the counting time of the timer circuit in response to detecting an overshoot.

【技术实现步骤摘要】
电压调节器
本专利技术涉及电压调节器。
技术介绍
一般而言，电压调节器具备抑制输出电压的过冲的过冲抑制电路，以保护与输出端子连接的负载电路。图3是示出具有专利文献1所记载的现有的过冲抑制电路的电压调节器的电路图。现有的电压调节器由输出晶体管5、误差放大电路6、分压电阻电路7、基准电压电路8、比较电路11、偏置电路12、310、312、PMOS晶体管311、315、NMOS晶体管313、316、接地端子1、电源端子2和输出端子3构成。现有的电压调节器由PMOS晶体管311、315、NMOS晶体管313、316、比较电路11、偏置电路12、312构成过冲抑制电路。现有的电压调节器将比较电路11的偏置电路12的电流设定为较小，以实现低消耗电流，因此，过冲抑制电路的响应速度较慢。因此，在由作为输出电流检测晶体管的PMOS晶体管315检测出流过输出晶体管的电流增多时，通过追加偏置电路312的电流，提高过冲抑制电路的响应速度。专利文献1：日本特开2014-67394号公报但是，当减小误差放大电路6的偏置电路310的电流，以实现低消耗化时，现有的电压调节器有可能由于某一条件的电源电压的变动，导致输出端子3产生过冲。当从电源电压VDD较低且电压调节器处于非调节状态起电源电压VDD逐渐增加的情况下，PMOS晶体管315的漏极电流开始减少，因此，比较电路11的响应速度变慢。在这样的条件下，当电源电压VDD升高时，输出端子3产生过大的过冲。此外，在施加了足够高于期望的输出电压Vout的电源电压VDD的调节状态下的电源变动时、虽然图3中未图示但利用输入到导通断开控制端子的外部信号将电压调节器接通时等，输出端子3产生过大的过冲。
技术实现思路
本专利技术是鉴于上述课题而提出的，其目的在于提供一种能够在低消耗电流的同时有效地抑制输出电压的过冲的电压调节器。本专利技术的实施例的电压调节器具有误差放大器，该误差放大器控制输出晶体管，以使基于输出电压的反馈电压与基准电压一致，该电压调节器的特征在于，其具有：过冲检测电路，其根据所述输出电压，对过冲进行检测；过冲抑制电路，其根据所述过冲检测电路的检测信号，控制所述输出晶体管的栅极电压；状态监视电路，其监视所述电压调节器的状态；定时器电路，其接收所述状态监视电路的信号，使所述过冲检测电路进行规定的时间的动作；以及定时器断开电路，其响应于检测出过冲而缩短所述定时器电路进行计数的所述规定的时间。根据本专利技术的电压调节器，由于具有状态监视电路、定时器电路和定时器断开电路，因此，能够在低消耗电流的同时有效地抑制输出电压的过冲。附图说明图1是示出本专利技术的实施方式的电压调节器的电路图。图2是示出本实施方式的电压调节器的状态监视电路的一例的电路图。图3是示出现有(PriorArt)的电压调节器的电路图。标号说明1：接地端子；2：电源端子；3：输出端子；4：控制端子；6：误差放大电路；7：分压电阻电路；10：过冲检测电路；11：比较电路；20：状态监视电路；30：定时器电路；40：过冲抑制电路；50：定时器断开电路；210：非调节检测电路；211：放大器；220：电源变动检测电路；230：输入检测电路。具体实施方式以下，参照附图，对本专利技术的实施方式进行说明。图1是示出本专利技术的实施方式的电压调节器的电路图。本实施方式的电压调节器100具有输出晶体管5、误差放大电路6、分压电阻电路7、基准电压电路8、NOT电路(非电路)9、过冲检测电路10、状态监视电路20、定时器电路30、过冲抑制电路40和定时器断开电路50。过冲检测电路10具有放大器11、偏置电路12和NMOS晶体管13。定时器电路30具有恒流源31和电容器32。过冲抑制电路40具有NAND电路(与非电路)41和PMOS晶体管42。定时器断开电路50具有恒流源51和PMOS晶体管52。虽然未图示，但控制端子4例如与对误差放大电路6的偏置电路进行控制的电路连接，输入进行电压调节器100的接通断开控制的信号。图2是示出本实施方式的状态监视电路20的一例的电路图。状态监视电路20具有非调节检测电路210、电源变动检测电路220和输入检测电路230。非调节检测电路210具有放大器211、恒定电压电路212和NMOS晶体管213。电源变动检测电路220具有电容器221、恒流源222和NMOS晶体管223。输入检测电路230具有XOR电路(异或电路)231、电阻232、电容器233和NMOS晶体管234。状态监视电路20的输出端子的电压Vd在任意一个检测电路处于检测状态时成为Lo(Low)，在任何检测电路都处于非检测状态时成为高阻抗。误差放大电路6的基准电压电路8的正极端子与反相输入端子连接，分压电阻电路7的输出端子与同相输入端子连接，输出端子与输出晶体管5的栅极连接。输出晶体管5的源极与电源端子2连接，漏极与输出端子3连接。分压电阻电路7连接在输出端子3与接地端子1之间。放大器11的同相输入端子与基准电压电路8的正极端子连接，反相输入端子与分压电阻电路7的输出端子连接。偏置电路12和NMOS晶体管13串联地连接在放大器11与接地端子1之间。状态监视电路20的第一输入端子与控制端子4连接，第二输入端子与误差放大电路6的输出端子连接，输出端子经由定时器电路30与NOT电路9的输入端子连接。定时器电路30的电流源31和电容器32串联地连接在电源端子2与接地端子1之间，其连接点与状态监视电路20的输出端子和NOT电路9的输入端子连接。NOT电路9的输出端子连接于NMOS晶体管13的栅极和NAND电路41的输入端子。NAND电路41的另一个输入端子与放大器11的输出端子连接，输出端子与PMOS晶体管42的栅极连接。PMOS晶体管42的源极与电源端子2连接，漏极与输出晶体管5的栅极连接。定时器断开电路50的恒流源51和PMOS晶体管52串联地连接在电源端子2和NOT电路9的输入端子之间。PMOS晶体管52的栅极与NAND电路41的输出端子连接。放大器211的同相输入端子与恒定电压电路212的正极端子连接，反相输入端子与误差放大电路6的输出端子连接，输出端子与NMOS晶体管213的栅极连接。NMOS晶体管213的漏极与状态监视电路20的输出端子连接，源极与接地端子1连接。电容器221和恒流源222串联地连接在电源端子2与接地端子1之间，其连接点与NMOS晶体管223的栅极连接。NMOS晶体管223的漏极与状态监视电路20的输出端子连接，源极与接地端子1连接。XOR电路231的一个输入端子与第一输入端子连接，另一个输入端子与串联地连接在第一输入端子与接地端子1之间的电阻232和电容器233的连接点连接，输出端子与NMOS晶体管234的栅极连接。NMOS晶体管234的漏极与状态监视电路20的输出端子连接，源极与接地端子1连接。对电压调节器100的动作进行说明。在对本文档来自技高网...

【技术保护点】
1.一种电压调节器，其具有误差放大器，该误差放大器控制输出晶体管，以使基于输出电压的反馈电压与基准电压一致，该电压调节器的特征在于，其具有：/n过冲检测电路，其根据所述输出电压，对过冲进行检测；/n过冲抑制电路，其根据所述过冲检测电路的检测信号，控制所述输出晶体管的栅极电压；/n状态监视电路，其监视所述电压调节器的状态；/n定时器电路，其接收所述状态监视电路的信号，使所述过冲检测电路进行规定的时间的动作；以及/n定时器断开电路，其响应于检测出过冲而缩短所述定时器电路进行计数的时间。/n

【技术特征摘要】
20180516 JP 2018-0945271.一种电压调节器，其具有误差放大器，该误差放大器控制输出晶体管，以使基于输出电压的反馈电压与基准电压一致，该电压调节器的特征在于，其具有：
过冲检测电路，其根据所述输出电压，对过冲进行检测；
过冲抑制电路，其根据所述过冲检测电路的检测信号，控制所述输出晶体管的栅极电压；
状态监视电路，其监视所述电压调节器的状态；
定时器电路，其接收所述状态监视电路的信号，使所述过冲...

【专利技术属性】
技术研发人员：小仓靖彦，
申请(专利权)人：艾普凌科有限公司，
类型：发明
国别省市：日本;JP