一种阵列基板、显示面板及阵列基板的制作方法技术

本发明专利技术提供一种阵列基板、显示面板及阵列基板的制作方法，阵列基板包括基板，以及位于基板同一侧的第一薄膜晶体管和第二薄膜晶体管，第一薄膜晶体管位于外围电路区域，第二薄膜晶体管位于显示区域；第一薄膜晶体管包括第一栅极、第一源极、第一漏极和低温多晶硅半导体层，沿垂直于基板所在平面的方向上，第一栅极所在膜层位于低温多晶硅半导体层所在膜层远离基板的一侧；第二薄膜晶体管包括第二栅极、第二源极、第二漏极和金属氧化物半导体层，沿垂直于基板所在平面的方向上，第二栅极所在膜层位于金属氧化物半导体层所在膜层靠近基板的一侧；第一栅极与第二栅极同层设置。本发明专利技术以实现减少掩膜板的使用数量，减少工艺制程，降低制作成本。

A manufacturing method of array substrate, display panel and array substrate

The invention provides a manufacturing method of an array substrate, a display panel and an array substrate. The array substrate includes a substrate, a first thin film transistor and a second thin film transistor on the same side of the substrate. The first thin film transistor is located in a peripheral circuit area, and the second thin film transistor is located in a display area. The first thin film transistor includes a first gate, a first source, a first drain and The low-temperature polysilicon semiconductor layer is perpendicular to the plane of the substrate, the film layer of the first gate is located on the side of the film layer of the low-temperature polysilicon semiconductor layer away from the substrate; the second thin film transistor includes the second gate, the second source, the second drain and the metal oxide semiconductor layer, in the direction perpendicular to the plane of the substrate, the film layer of the second gate is located on the gold The first gate and the second gate are arranged in the same layer. The invention can reduce the use quantity of the mask plate, the process and the production cost.

【技术实现步骤摘要】
一种阵列基板、显示面板及阵列基板的制作方法
本专利技术涉及显示
，尤其涉及一种阵列基板、显示面板及阵列基板的制作方法。
技术介绍
在液晶显示装置、有机显示装置中，在各像素的开关元件、驱动电路中使用了薄膜晶体管(TFT:ThinFilmTransistor)。在TFT中，使用了a-Si(非晶硅)、Poly-Si(PolySlicion：多晶硅)、或氧化物半导体等。多晶硅的迁移率大、可将使用多晶硅的TFT用在外围驱动电路中，但当用作像素的开关元件时，存在漏电流大的问题。对于氧化物半导体而言，漏电流小，适合于用作像素的开关元件。但是现有技术中，将两种不同的薄膜晶体管形成在一个基板需要较多的掩膜板，增加了制作成本。
技术实现思路
本专利技术提供一种阵列基板、显示面板及阵列基板的制作方法，以实现减少掩膜板的使用数量，减少工艺制程，降低制作成本。第一方面，本专利技术实施例提供一种阵列基板，包括显示区域和位于所述显示区域外围的外围电路区域，所述阵列基板包括基板，以及位于所述基板同一侧的第一薄膜晶体管和第二薄膜晶体管，所述第一薄膜晶体管位于所述外围电路区域，所述第二薄膜晶体管位于所述显示区域；所述第一薄膜晶体管包括第一栅极、第一源极、第一漏极和低温多晶硅半导体层，沿垂直于所述基板所在平面的方向上，所述第一栅极所在膜层位于所述低温多晶硅半导体层所在膜层远离所述基板的一侧；所述第二薄膜晶体管包括第二栅极、第二源极、第二漏极和金属氧化物半导体层，沿垂直于所述基板所在平面的方向上，所述第二栅极所在膜层位于所述金属氧化物半导体层所在膜层靠近所述基板的一侧；所述第一栅极与所述第二栅极同层设置。第二方面，本专利技术实施例提供一种显示面板，包括第一方面所述的阵列基板。第三方面，本专利技术实施例提供一种阵列基板的制作方法，用于制作第一方面所述的阵列基板，包括：提供基板；在所述基板的同一侧分别制作第一薄膜晶体管和第二薄膜晶体管；其中，所述第一薄膜晶体管位于所述外围电路区域，所述第二薄膜晶体管位于所述显示区域；所述第一薄膜晶体管包括第一栅极、第一源极、第一漏极和低温多晶硅半导体层；所述第二薄膜晶体管包括第二栅极、第二源极、第二漏极和金属氧化物半导体层；沿垂直于所述基板所在平面的方向上，所述第一栅极所在膜层位于所述低温多晶硅半导体层所在膜层远离所述基板的一侧，所述第二栅极所在膜层位于所述金属氧化物半导体层所在膜层靠近所述基板的一侧，所述第一栅极与所述第二栅极采用相同的材料在同一工艺中制作形成。本专利技术实施例提供一种阵列基板，包括位于外围电路区域的第一薄膜晶体管和位于显示区域的第二薄膜晶体管，第一薄膜晶体管包括低温多晶硅半导体层，第二薄膜晶体管包括金属氧化物半导体层，第一薄膜晶体管的第一栅极与第二薄膜晶体管的第二栅极同层设置，从而第一栅极与第二栅极使用同一个掩膜板图案化形成，无需为第一栅极和第二栅极分别提供不同的掩膜板，从而减少掩膜板的使用数量，减少工艺制程，降低制作成本。附图说明图1为本专利技术实施例提供的一种阵列基板的结构示意图；图2为本专利技术实施例提供的另一种阵列基板的结构示意图；图3为本专利技术实施例提供的另一种阵列基板的结构示意图；图4为本专利技术实施例提供的另一种阵列基板的结构示意图；图5为本专利技术实施例提供的另一种阵列基板的结构示意图；图6为本专利技术实施例提供的另一种阵列基板的结构示意图；图7为本专利技术实施例提供的另一种阵列基板的结构示意图；图8为本专利技术实施例提供的另一种阵列基板的结构示意图；图9为本专利技术实施例提供的一种阵列基板的制作方法流程图；图10为本专利技术实施例提供的另一种阵列基板的制作方法流程图；图11a-图11i为本专利技术实施例提供的一种阵列基板的制作过程示意图；图12为本专利技术实施例提供的另一种阵列基板的制作方法流程图；图13a-图13i为本专利技术实施例提供的另一种阵列基板的制作过程示意图；图14为本专利技术实施例提供的另一种阵列基板的制作方法流程图；图15a-图15g为本专利技术实施例提供的另一种阵列基板的制作过程示意图。具体实施方式下面结合附图和实施例对本专利技术作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本专利技术，而非对本专利技术的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本专利技术相关的部分而非全部结构。图1为本专利技术实施例提供的一种阵列基板的结构示意图，参考图1，阵列基板包括显示区域102和位于显示区域102外围的外围电路区域101，阵列基板包括基板1以及位于基板1同一侧的第一薄膜晶体管2和第二薄膜晶体管3。第一薄膜晶体管2位于外围电路区域101，第二薄膜晶体管3位于显示区域102。第一薄膜晶体管2包括第一栅极21、第一源极22、第一漏极23和低温多晶硅半导体层24。沿垂直于基板1所在平面的方向上，第一栅极21所在膜层位于低温多晶硅半导体层24所在膜层远离基板1的一侧。示例性地，第一薄膜晶体管2为顶栅结构的薄膜晶体管。一方面，由于低温多晶硅半导体层24通常是在单晶硅的基础上经过高温晶化处理得到的，如果将第一栅极21所在膜层设置于低温多晶硅半导体层24所在膜层与基板1之间，单晶硅的高温晶化过程对第一栅极21造成不良影响，将第一栅极21所在膜层设置于低温多晶硅半导体层24所在膜层远离基板1的一侧，可以避免高温晶化过程对第一栅极21造成不良影响。另一方面，在对低温多晶硅半导体层24进行掺杂时，位于低温多晶硅半导体层24所在膜层远离基板1的一侧的第一栅极21可以作为掩膜板使用，无需为低温多晶硅半导体层24的掺杂专门设置掩膜板，节省了制程。第二薄膜晶体管3包括第二栅极31、第二源极32、第二漏极33和金属氧化物半导体层34。沿垂直于基板1所在平面的方向上，第二栅极31所在膜层位于金属氧化物半导体层34所在膜层靠近基板1的一侧。示例性地，第二薄膜晶体管3为底栅结构的薄膜晶体管。第一栅极21与第二栅极31同层设置。第一栅极21与第二栅极31可以采用同种材料并在同一制程中形成。如果将第二栅极31所在膜层设置于金属氧化物半导体层34所在膜层远离基板1的一侧，在对低温多晶硅半导体层24进行掺杂时，掺杂粒子对金属氧化物半导体层34造成不良的影响，将第二栅极31所在膜层设置于金属氧化物半导体层34所在膜层与基板1之间，对低温多晶硅半导体层24进行掺杂时还未形成金属氧化物半导体层34，从而可以避免掺杂粒子对金属氧化物半导体层34造成不良的影响。本专利技术实施例提供一种阵列基板，包括位于外围电路区域的第一薄膜晶体管和位于显示区域的第二薄膜晶体管，第一薄膜晶体管包括低温多晶硅半导体层，第二薄膜晶体管包括金属氧化物半导体层，第一薄膜晶体管的第一栅极与第二薄膜晶体管的第二栅极同层设置，从而第一栅极与第二栅极使用同一个掩膜板图案化形成，无需为第一栅极和第二栅极分别提供不同的掩膜板，从而减少掩膜板的使用数量，减少工艺制程，降低制作成本。<本文档来自技高网...

【技术保护点】
1.一种阵列基板，包括显示区域和位于所述显示区域外围的外围电路区域，其特征在于，所述阵列基板包括基板，以及位于所述基板同一侧的第一薄膜晶体管和第二薄膜晶体管，所述第一薄膜晶体管位于所述外围电路区域，所述第二薄膜晶体管位于所述显示区域；/n所述第一薄膜晶体管包括第一栅极、第一源极、第一漏极和低温多晶硅半导体层，沿垂直于所述基板所在平面的方向上，所述第一栅极所在膜层位于所述低温多晶硅半导体层所在膜层远离所述基板的一侧；所述第二薄膜晶体管包括第二栅极、第二源极、第二漏极和金属氧化物半导体层，沿垂直于所述基板所在平面的方向上，所述第二栅极所在膜层位于所述金属氧化物半导体层所在膜层靠近所述基板的一侧；/n所述第一栅极与所述第二栅极同层设置。/n

【技术特征摘要】
1.一种阵列基板，包括显示区域和位于所述显示区域外围的外围电路区域，其特征在于，所述阵列基板包括基板，以及位于所述基板同一侧的第一薄膜晶体管和第二薄膜晶体管，所述第一薄膜晶体管位于所述外围电路区域，所述第二薄膜晶体管位于所述显示区域；
所述第一薄膜晶体管包括第一栅极、第一源极、第一漏极和低温多晶硅半导体层，沿垂直于所述基板所在平面的方向上，所述第一栅极所在膜层位于所述低温多晶硅半导体层所在膜层远离所述基板的一侧；所述第二薄膜晶体管包括第二栅极、第二源极、第二漏极和金属氧化物半导体层，沿垂直于所述基板所在平面的方向上，所述第二栅极所在膜层位于所述金属氧化物半导体层所在膜层靠近所述基板的一侧；
所述第一栅极与所述第二栅极同层设置。


2.根据权利要求1所述的阵列基板，其特征在于，沿垂直于所述基板所在平面的方向上，所述第二源极所在膜层位于所述第一源极所在膜层靠近所述基板的一侧，所述第一源极所在膜层与所述第二源极所在膜层之间形成有第一绝缘层。


3.根据权利要求1所述的阵列基板，其特征在于，沿垂直于所述基板所在平面的方向上，所述第二源极所在膜层位于所述第一源极所在膜层远离所述基板的一侧，所述第一源极所在膜层与所述第二源极所在膜层之间形成有第二绝缘层。


4.根据权利要求1所述的阵列基板，其特征在于，所述第一源极与所述第二源极同层设置。


5.根据权利要求2-4任一项所述的阵列基板，其特征在于，所述阵列基板还包括平坦化层，沿垂直于所述基板所在平面的方向上，所述平坦化层位于所述第一薄膜晶体管以及所述第二薄膜晶体管远离所述基板一侧；
当所述第二源极所在膜层位于所述第一源极所在膜层靠近所述基板的一侧时，所述平坦化层与所述第一源极以及所述第一漏极直接接触；
当所述第二源极所在膜层位于所述第一源极所在膜层远离所述基板的一侧时，所述平坦化层与所述第二源极以及所述第二漏极直接接触；
当所述第一源极与所述第二源极同层设置时，所述平坦化层与所述第一源极、所述第一漏极、所述第二源极以及所述第二漏极直接接触。


6.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括刻蚀阻挡层，沿垂直于所述基板所在平面的方向上，所述刻蚀阻挡层位于所述金属氧化物半导体层远离所述基板一侧；
所述刻蚀阻挡层覆盖所述金属氧化物半导体层；或者，所述刻蚀阻挡层在所述基板的垂直投影位于所述金属氧化物半导体层在所述基板的垂直投影内。


7.根据权利要求1所述的阵列基板，其特征在于，还包括位于所述显示区域的第一电极，所述第一电极与所述第二源极或者所述第二漏极电连接；沿垂直于所述基板所在平面的方向上，所述第一电极位于所述第二薄膜晶体管远离所述基板一侧；
所述第一电极包括相互接触电连接的第一透明电极层和反射金属层，所述第一透明电极层位于所述反射金属层与所述第二薄膜晶体管之间。


8.根据权利要求1所述的阵列基板，其特征在于，还包括位于所述显示区域的第二电极和第三电极，所述第二电极和所述第三电极为透明电极；所述第二电极与所述第二源极或者所述第二漏极电连接，所述第二源极、所述第二漏极以及所述第二电极同层设置；
所述第二电极位于所述第三电极与所述基板之间。

【专利技术属性】
技术研发人员：席克瑞，秦锋，崔婷婷，刘金娥，孔祥建，彭旭辉，侯东全，何宁，
申请(专利权)人：上海中航光电子有限公司，
类型：发明
国别省市：上海;31