阵列基板及OLED显示装置制造方法及图纸

本发明专利技术提供一种阵列基板，包括阵列分布的子像素，相邻两列子像素之间设置有数据线和电源信号线；其中，所述数据线与所述电源信号线制备于不同的膜层表面，且所述数据线与所述电源信号线至少部分重叠。相应地，本发明专利技术还提供一种包括所述阵列基板的OLED显示装置。本发明专利技术所述阵列基板与现有技术的阵列基板相比，具有较高的开口率。

Array substrate and OLED display device

The invention provides an array substrate, which includes sub-pixel of array distribution, and data line and power signal line are arranged between two adjacent sub-pixel columns, wherein the data line and the power signal line are prepared on different film surfaces, and the data line and the power signal line are at least partially overlapped. Accordingly, the invention also provides an OLED display device including the array substrate. The array substrate of the invention has a higher opening rate compared with the array substrate of the prior art.

【技术实现步骤摘要】
阵列基板及OLED显示装置
本专利技术涉及显示
，尤其涉及一种阵列基板及OLED显示装置。
技术介绍
OLED面板已经逐渐应用在大尺寸面板领域中，尤其是底发光(BottomEmission)的结构，这样制程相对简单，成本也能得到有效的控制。与TFT-LCD的像素相比，OLED的像素更加复杂，像素中的不发光器件较多，尤其是子像素之间的竖直线路的分布密集，占用了很大的面积，这样会造成像素的开口率偏低，进而导致显示装置的亮度低、功耗大，不利于产品的竞争力。因此，提高OLED像素的开口率是业内亟待解决的问题。
技术实现思路
本专利技术提供一种阵列基板，通过减小像素在竖直方向被线路占用的面积，从而能够提高开口率，以此解决现有显示装置中的竖直线路密集造成开口率偏低而影响显示装置的亮度和功耗的技术问题。为解决上述问题，本专利技术提供的技术方案如下：本专利技术提供一种阵列基板，包括阵列分布的子像素，相邻两列子像素之间设置有数据线和电源信号线；其中，所述数据线与所述电源信号线制备于不同的膜层表面，且所述数据线与所述电源信号线至少部分重叠。根据本专利技术一优选实施例，所述数据线设置于所述阵列基板上，所述电源信号线制备于所述阵列基板的背侧，且与所述数据线对位设置，所述电源信号线的信号输入端延伸至绑定区域，通过开设于所述阵列基板的通孔与控制芯片电性连接。根据本专利技术一优选实施例，所述数据线与所述电源信号线的延伸方向相同。根据本专利技术一优选实施例，所述阵列基板的每个子像素包括第一薄膜晶体管、第二薄膜晶体管、扫描线、阴极信号线、所述数据线、所述电源信号线以及一存储电容；其中，所述第一薄膜晶体管的栅极电连接于所述扫描线，源极电连接于所述数据线；所述第二薄膜晶体管的栅极电连接于所述第一薄膜晶体管的漏极，源极电连接于所述电源信号线，漏极电连接于所述OLED的阳极；所述OLED的阴极电连接于所述阴极信号线；所述存储电容电连接于所述第二薄膜晶体管的栅极与漏极。根据本专利技术一优选实施例，每一列所述子像素对应一条所述数据线与一条所述电源信号线。根据本专利技术一优选实施例，所述阵列基板还包括与所述电源信号线平行设置的补偿信号线，所述补偿信号线与所述数据线至少部分重叠，所述补偿信号线与所述数据线的延伸方向相同。根据本专利技术一优选实施例，所述补偿信号线制备于所述阵列基板的背侧，且与所述电源信号线交替设置。根据本专利技术一优选实施例，所述阵列基板的一个子像素包括第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、扫描线、阴极信号线、所述数据线、所述电源信号线、所述补偿信号线以及一存储电容；其相邻子像素包括第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、扫描线、阴极信号线、所述数据线、所述电源信号线、所述补偿信号线以及一存储电容；其中，所述第一薄膜晶体管的栅极电连接于所述扫描线，源极电连接于所述N级数据线；所述第二薄膜晶体管的栅极电连接于所述第一薄膜晶体管的漏极，源极电连接于所述N级电源信号线，漏极电连接于所述OLED的阳极；所述OLED的阴极电连接于所述阴极信号线；所述第三薄膜晶体管的栅极电连接于所述扫描线，源极电连接于所述补偿信号线，漏极电连接于所述第二薄膜晶体管的漏极；所述第四薄膜晶体管的栅极电连接于所述扫描线，源极电连接于所述N+1级数据线；所述第五薄膜晶体管的栅极电连接于所述第四薄膜晶体管的漏极，源极电连接于所述N+1级电源信号线，漏极电连接于所述OLED的阳极；所述第六薄膜晶体管的栅极电连接于所述扫描线，源极电连接于所述补偿信号线，漏极电连接于所述第五薄膜晶体管的漏极；所述存储电容电连接于所述第二薄膜晶体管的栅极和漏极或电连接于所述第五薄膜晶体管的栅极和漏极；所述两个相邻的子像素共用一条所述补偿信号线。根据本专利技术一优选实施例，每一列所述子像素对应一条所述数据线，每两列所述子像素对应一条所述电源信号线或所述补偿信号线。依据本专利技术的上述目的，提出一种OLED显示装置，包括以上的阵列基板。本专利技术的有益效果为：相较于现有的阵列基板和OLED显示装置，本专利技术的阵列基板和OLED显示装置将竖直方向的数据线与电源信号线分别制备于不同膜层的表面，且数据线与电源信号线至少部分重叠，使得每一列子像素对应一条数据线和一条电源信号线，这样像素在竖直方向被线路占用的面积变小，从而能够提高像素的开口率，以此解决现有阵列基板中的竖直线路密集造成开口率偏低而影响显示装置亮度和功耗的技术问题。附图说明为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为一种现有的阵列基板中的像素结构示意图；图2A为本专利技术的阵列基板的第一种实施例的部分结构示意图；图2B为本专利技术的阵列基板的第一种实施例的像素结构示意图；图2C为图2B中A-A`区域的截面结构示意图；图2D为本专利技术的阵列基板的第一种实施例的像素等效电路图；图3A为本专利技术的阵列基板的第二种实施例的像素结构示意图；图3B为图3A中B-B`区域的截面结构示意图；图3C为本专利技术的阵列基板的第二种实施例的像素等效电路图。具体实施方式以下各实施例的说明是参考附加的图示，用以例示本专利技术可用以实施的特定实施例。本专利技术所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本专利技术，而非用以限制本专利技术。在图中，结构相似的单元是用以相同标号表示。OLED的像素结构较为复杂，图1为现有阵列基板的像素结构示意图，图中可看出，像素中分布有多个子像素101，子像素101之间设置有多条数据线102和电源信号线103，数据线102和电源信号线103数量较多，分布在像素中占据了很大的面积，导致现有的OLED像素开口率不高，进而使得OLED显示装置的亮度低、功耗大。本专利技术针对现有的阵列基板和OLED显示装置，由于竖直方向的线路密集占用大量的面积，导致像素开口率偏低而使显示装置的亮度低功耗大的技术问题，本实施例能够解决该缺陷。图2A-2D为本专利技术阵列基板的第一种实施例的示意图，本专利技术第一种实施例提供的阵列基板包括：阵列分布的子像素201，相邻两列子像素201之间设置有数据线202和电源信号线203，其中，所述数据线202与所述电源信号线203制备于不同的膜层表面，且所述数据线202与所述电源信号线203至少部分重叠。如图2A所示，所述数据线202设置于所述阵列基板上，所述电源信号线203制备于所述阵列基板的背侧，本实施例为制备于玻璃基板204的背侧，且与所述数据线202对位本文档来自技高网...

【技术保护点】
1.一种阵列基板，其特征在于，所述阵列基板包括阵列分布的子像素，相邻两列子像素之间设置有数据线和电源信号线；/n其中，所述数据线与所述电源信号线制备于不同的膜层表面，且所述数据线与所述电源信号线至少部分重叠。/n

【技术特征摘要】
1.一种阵列基板，其特征在于，所述阵列基板包括阵列分布的子像素，相邻两列子像素之间设置有数据线和电源信号线；
其中，所述数据线与所述电源信号线制备于不同的膜层表面，且所述数据线与所述电源信号线至少部分重叠。


2.根据权利要求1所述的阵列基板，其特征在于，所述数据线设置于所述阵列基板上，所述电源信号线制备于所述阵列基板的背侧，且与所述数据线对位设置，所述电源信号线的信号输入端延伸至绑定区域，通过开设于所述阵列基板的通孔与控制芯片电性连接。


3.根据权利要求2所述的阵列基板，其特征在于，所述数据线与所述电源信号线的延伸方向相同。


4.根据权利要求3所述的阵列基板，其特征在于，所述阵列基板的每个子像素包括第一薄膜晶体管、第二薄膜晶体管、扫描线、阴极信号线、所述数据线、所述电源信号线以及一存储电容；
其中，所述第一薄膜晶体管的栅极电连接于所述扫描线，源极电连接于所述数据线；
所述第二薄膜晶体管的栅极电连接于所述第一薄膜晶体管的漏极，源极电连接于所述电源信号线，漏极电连接于所述OLED的阳极；
所述OLED的阴极电连接于所述阴极信号线；
所述存储电容电连接于所述第二薄膜晶体管的栅极与漏极。


5.根据权利要求4所述的阵列基板，其特征在于，每一列所述子像素对应一条所述数据线与一条所述电源信号线。


6.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括与所述电源信号线平行设置的补偿信号线，所述补偿信号线与所述数据线至少部分重叠，所述补偿信号线与所述数据线的延伸方向相同。


7.根据权利要求6所述的阵列基板，其特征在于，所述补偿信号线制备于所述阵列基板的背侧，且与所述电源信号线交...

【专利技术属性】
技术研发人员：杜鹏，
申请(专利权)人：深圳市华星光电技术有限公司，
类型：发明
国别省市：广东;44