应用于超高速流水线折叠插值结构的模数转换器的数字编码电路及其方法技术

本发明专利技术公开了一种应用于超高速流水线折叠插值结构的模数转换器的数字编码电路及其方法，该电路包括：循环温度计码转多进制译码电路模块、多进制转二进制逻辑译码器模块、串行加法器组模块；其中，循环温度计码转多进制码模块中包含递归钳位校正逻辑。本发明专利技术能减少由于电路结构以及工艺限制对ADC量化精度的影响，从而实现高速、准确的数字编码。

The digital coding circuit and method of a / D converter applied to ultra-high speed pipeline folding interpolation structure

The invention discloses a digital coding circuit and a method of an analog-to-digital converter applied to an ultra-high speed pipeline folding interpolation structure, the circuit includes a cyclic thermometer code to multi-level decoding circuit module, a multi-level to binary logic decoder module, and a serial adder group module, wherein the cyclic thermometer code to multi-level code module includes a recursive clamp correction logic. The invention can reduce the influence of circuit structure and process restriction on ADC quantization accuracy, thus realizing high-speed and accurate digital coding.

【技术实现步骤摘要】
应用于超高速流水线折叠插值结构的模数转换器的数字编码电路及其方法
本专利技术属于混合信号电路设计中模数转换器的数字编码方案
，具体说就是一种适用于超高速流水线折叠插值ADC的数字编码解决方案。
技术介绍
当前随着5G移动通信的兴起，欧盟启动MobileandWirelessCommunicationsEnablersfortheTwenty-TwentyInformationSociety(METIS)项目，建立了新一代5G通信的标准，提出的指标中包含峰值数据速率需要大于10Gb/s和无线延迟小于1毫秒等，而我国工信部提出的5G通信标准中，要求ADC的速度和精度需要分别达到3.6Gs/s和12位，因此研究高速、高精度ADC具有重大意义和价值。ADC实现的结构众多，其中主要有全并行、流水线、逐次逼近型和折叠插值等结构。全并行结构可以实现超高速量化转换，但是功耗和面积随着精度的提高而呈指数增加；流水线结构利用流水分级量化原理实现高速和高精度，由于结构内部负反馈对带宽的制约，较难实现超高速度；逐次逼近型结构具备较高设计自由度和较低功耗，同时利用时间交织技术可以达到超高速性能，然而增加过多的通道也引入了新的误差因素，需要额外的校准技术保证其精度性能，设计难度大大提高；折叠插值结构速度可以和全并行结构相媲美，而折叠电路和插值电路又有效降低了功耗和面积。另外，为了结合各个结构的优点，混合架构ADC也应运而生，如将流水结构应用于级联折叠插值ADC，可以有效解决级间带宽受限问题，进一步提高了ADC的速度与精度。综上可以看出，流水线折叠插值技术在实现超高速和高精度ADC上具有一定的优势。然而折叠插值ADC采用全开环结构，其折叠内插信号产生的过零点对工艺偏差极其敏感，影响实际量化精度。在工艺特征尺寸越来越小、电源电压不断降低的情况下，模拟电路的失配成为电路设计的难点之一，也制约了折叠插值ADC的发展。
技术实现思路
本专利技术旨针对超高速流水线折叠插值的设计难点，提出一种应用于超高速流水线折叠插值结构的模数转换器的数字编码电路及其方法，以期能减少由于电路结构以及工艺限制对ADC量化精度的影响，从而实现高速、准确的数字编码。本专利技术为解决技术问题采用如下技术方案：本专利技术一种应用于超高速流水线折叠插值结构的模数转换器的数字编码电路，所述模数转换器是由一级预放大级和六级折叠插值级所构成的七级流水线，其特点是，所述数字编码电路包括：循环温度计码转多进制译码电路模块、多进制转二进制逻辑译码器模块、串行加法器组模块；所述循环温度计码转多进制译码电路模块抽取所述模数转换器中一级预放大级输出的两路数字信号，包括：第0级第1路输出S0,1和第0级第2路输出S0,2；所述循环温度计码转多进制译码电路模块抽取所述模数转换器中第一级折叠插值级至第五级折叠插值级中各级输出的三路数字信号，包括：第1级第1路输出S1,1、第1级第2路输出S1,2、第1级第3路输出S1,3～第5级第1路输出S5,1、第5级第2路输出S5,2、第5级第3路输出S5,3；所述循环温度计码转多进制译码电路模块抽取所述模数转换器中第六级折叠插值级输出的六路数字信号，包括：第6级第1路输出S6,1～第6级第6路输出S6,6；其中，任意第m级的第1路输出Sm,1包含第m-1级的所有路输出的过零点信息；m＝1,2,…,6；所述循环温度计码转多进制码译码电路模块将第六级折叠插值级输出的六路数字信号译码成三位多进制码值，依次记为第6级低位多进制码b6,0、第6级次高位多进制码b6,1和第6级高位多进制码b6,2，并根据所述六路数字信号利用编码递归钳位校正逻辑产生第6级校准码eout,6传递给第五级折叠插值级；所述循环温度计码转多进制码译码电路模块，根据第i+1级校准码eout,i+1将第i级折叠插值级输出的三路数字信号Si,1、Si,2、Si,3译码成两位多进制码值，包括：第i级低位多进制码bi,0和第i级高位多进制码bi,1，并根据所述第i级折叠插值级中输出的三路数字信号Si,1、Si,2、Si,3利用编码递归钳位校正逻辑产生第i级校准码eout,i后传递给第i-1级折叠插值级；i＝1,2,…,5；所述循环温度计码转多进制码译码电路模块，根据第1级校校准码eout,1将一级预放大级输出的两路数字信号S0,1和S0,2译码成两位多进制码值，包括：第0级低位多进制码b0,0和第0级高位多进制码b0,1；所述多进制转二进制译码电路模块包含6个多进制转二进制译码单元，任意第j个多进制转二进制译码单元将第j级低位多进制码bj,0和第j级高位多进制码bj,1转成相应位数的二进制数字码值dj；j＝0,1,…,5；所述串行加法器组模块包将所述三位多进制码值b6,0、b6,1和b6,2以及6个二进制数字码值{dj|j＝0,1,…,5}依次相加，得到所述数字编码电路的数字输出D0,D1,…,D11。本专利技术一种应用于超高速流水线折叠插值模数转换器中的数字编码方法，所述模数转换器是由一级预放大级和六级折叠插值级所构成的七级流水线，其特点是，所述数字编码方法是按如下步骤进行：步骤1、抽取所述模数转换器中一级预放大级输出的两路数字信号，包括：第0级第1路输出S0,1和第0级第2路输出S0,2；抽取所述模数转换器中第一级折叠插值级至第五级折叠插值级中各级输出的三路数字信号，包括：第1级第1路输出S1,1、第1级第2路输出S1,2、第1级第3路输出S1,3～第5级第1路输出S5,1、第5级第2路输出S5,2、第5级第3路输出S5,3；抽取所述模数转换器中第六级折叠插值级输出的六路数字信号，包括：第6级第1路输出S6,1～第6级第6路输出S6,6；其中，任意第m级的第1路输出Sm,1包含第m-1级的所有路输出的过零点信息；m＝1,2,…,6；步骤2、利用式(1)将第六级折叠插值级输出的六路数字信号译码成三位多进制码值，依次记为第6级低位多进制码b6,0、第6级次高位多进制码b6,1和第6级高位多进制码b6,2：式(1)中，S′6,m表示第6级折叠插值级的第m路输出S6,m的逻辑非；+号表示逻辑“或”；S6,1S6,2表示两路输出的逻辑“与”操作；步骤3：根据所述六路数字信号，利用式(2)产生第6级校准码eout,6：eout,6＝S6,1(2)步骤4、根据第i+1级校准码eout,i+1，利用式(3)将第i级折叠插值级输出的三路数字信号Si,1、Si,2、Si,3译码成两位多进制码值，包括：第i级低位多进制码bi,0和第i级高位多进制码bi,1：式(3)中，e′out,i+1表示第i+1级校准码eout,i+1的逻辑非；步骤5、根据所述第i级折叠插值级中输出的三路数字信号Si,1、Si,2、Si,3，利用式(4)产生第i级校准码eout,i：eout,i＝S′i,2Si,3eout,i+1+Si,1S′i,3e′out,i+1+本文档来自技高网...

【技术保护点】
1.一种应用于超高速流水线折叠插值结构的模数转换器的数字编码电路，所述模数转换器是由一级预放大级和六级折叠插值级所构成的七级流水线，其特征是，所述数字编码电路包括：循环温度计码转多进制译码电路模块、多进制转二进制逻辑译码器模块、串行加法器组模块；/n所述循环温度计码转多进制译码电路模块抽取所述模数转换器中一级预放大级输出的两路数字信号，包括：第0级第1路输出S

【技术特征摘要】
1.一种应用于超高速流水线折叠插值结构的模数转换器的数字编码电路，所述模数转换器是由一级预放大级和六级折叠插值级所构成的七级流水线，其特征是，所述数字编码电路包括：循环温度计码转多进制译码电路模块、多进制转二进制逻辑译码器模块、串行加法器组模块；
所述循环温度计码转多进制译码电路模块抽取所述模数转换器中一级预放大级输出的两路数字信号，包括：第0级第1路输出S0,1和第0级第2路输出S0,2；
所述循环温度计码转多进制译码电路模块抽取所述模数转换器中第一级折叠插值级至第五级折叠插值级中各级输出的三路数字信号，包括：第1级第1路输出S1,1、第1级第2路输出S1,2、第1级第3路输出S1,3～第5级第1路输出S5,1、第5级第2路输出S5,2、第5级第3路输出S5,3；
所述循环温度计码转多进制译码电路模块抽取所述模数转换器中第六级折叠插值级输出的六路数字信号，包括：第6级第1路输出S6,1～第6级第6路输出S6,6；其中，任意第m级的第1路输出Sm,1包含第m-1级的所有路输出的过零点信息；m＝1,2,…,6；
所述循环温度计码转多进制码译码电路模块将第六级折叠插值级输出的六路数字信号译码成三位多进制码值，依次记为第6级低位多进制码b6,0、第6级次高位多进制码b6,1和第6级高位多进制码b6,2，并根据所述六路数字信号利用编码递归钳位校正逻辑产生第6级校准码eout,6传递给第五级折叠插值级；
所述循环温度计码转多进制码译码电路模块，根据第i+1级校准码eout,i+1将第i级折叠插值级输出的三路数字信号Si,1、Si,2、Si,3译码成两位多进制码值，包括：第i级低位多进制码bi,0和第i级高位多进制码bi,1，并根据所述第i级折叠插值级中输出的三路数字信号Si,1、Si,2、Si,3利用编码递归钳位校正逻辑产生第i级校准码eout,i后传递给第i-1级折叠插值级；
i＝1,2,…,5；
所述循环温度计码转多进制码译码电路模块，根据第1级校校准码eout,1将一级预放大级输出的两路数字信号S0,1和S0,2译码成两位多进制码值，包括：第0级低位多进制码b0,0和第0级高位多进制码b0,1；
所述多进制转二进制译码电路模块包含6个多进制转二进制译码单元，任意第j个多进制转二进制译码单元将第j级低位多进制码bj,0和第j级高位多进制码bj,1转成相应位数的二进制数字码值dj；j＝0,1,…,5；
所述串行加法器组模块包将所述三位多进制码值b6,0、b6,1和b6,2以及6个二进制数字码值{dj|j＝0,1,…,5}依次相加，得到所述数字编码电路的数字输出D0,D1,…,D11。


2.一种应用于超高速流水线折叠插值模数转换器中的数字编码方法，所述模数转换器是由一级预放大级和六级折叠插值级所构成的七级流水线，其特征是，所述数字编码方法是按如下步骤进行：
步骤1、抽取所述模数转换器中一级预放大级输出的两路数字信号，包括：第0级第1路输出S0,1和第0级第2路输出S0,2；
抽取所述模数转换器中第一级折叠插值级至第五级折叠插值级中各级输出的三路数字信号，包括：第1级第1路输出S1,1、第1级第2路输出S1,2、第1级第3路输出S1,3～第5级第1路输出S5,1、第5级第2路输出S5,2、第5级第3路输出S5,3；
抽取所述模数转换器中第六级折叠插值级输出的六路数字信号，包括：第6级第1路输出S6,1～第6级第6路输出S6,6；其中，任意第m级的第1路输出Sm,1包含第m-1级的所有路输出的过零点信息；m＝...

【专利技术属性】
技术研发人员：胡逸俊，邓红辉，饶晨光，尹勇生，陈红梅，
申请(专利权)人：合肥工业大学，
类型：发明
国别省市：安徽;34