用于MAPS内部的列循环ADC单元及转换方法技术

本发明专利技术一种集成于MAPS芯片的列循环ADC单元及转换方法，该ADC单元包括：子级ADC，用于对输入模拟信号V

Column loop ADC unit and conversion method used in maps

The invention relates to a column cycle ADC unit integrated in a maps chip and a conversion method, the ADC unit comprises: a sub-stage ADC for inputting analog signal V

【技术实现步骤摘要】
用于MAPS内部的列循环ADC单元及转换方法
本专利技术是关于一种用于MAPS(单片有源像素探测器)内部的列循环ADC单元及转换方法，涉及半导体集成电路设计领域。
技术介绍
在高能物理实验、空间探测以及智能数字诊疗等探测器领域中，想要对不同种类乃至迄今未知的高能粒子进行能谱探测、元素鉴别，需要像素探测器能够同时探测粒子的径迹信息和能量幅值信息。目前，国际上主流的用于能量测量的像素探测器——单片有源像素探测器(monolithicactivepixelsensor，MAPS)芯片，均采用MAPS芯片外部的ADC(模数转换)，对探测器探测到的粒子能量的模拟输出进行数字转换，并在后续读出电子学中进行数据处理。但是由于MAPS芯片内像素点数量极其庞大，每个像素点对粒子能量进行搜集后转化的模拟信号都需要采样输出，即使采用多路模拟输出方式，最大读出速率也只达到1kHz量级，同时采用片外ADC进行数字化也会降低系统的集成性，增加系统噪声。对于新型的MAPS片内集成列ADC，将像素阵列收集的模拟信号在片内直接数字化，可以极大提高探测器输出粒子能量幅值的速率。为了保证MAPS芯片性能，列ADC需要在面积(<0.02mm2)、功耗(<5mW)和速度方面(>40MHz)满足非常严格的要求。传统的循环算法ADC，余量放大单元和采样保持单元都需要运算放大器，不利于低功耗和节省面积。并且传统结构需要一个对输入信号采样的单独周期，增加了一个转换周期，降低了转换了速度。
技术实现思路
针对上述问题，本专利技术的目的是提供一种用于单片有源像素探测器内部的列循环ADC，能够减少芯片面积并降低功耗，且能够将对外部输入信号采样周期与转换周期合并，有效提高转换速度。为实现上述目的，本专利技术采取以下技术方案：第一方面，本专利技术提供一种集成于MAPS芯片的列循环ADC单元，该ADC单元包括：子级ADC，用于对输入模拟信号Vi进行粗量化输出数码aibi；子级DAC，用于将数码aibi转换成模拟量Vdac；余量放大单元，用于将输入模拟量Vi和Vdac相减并放大生成余量信号；采样保持单元，用于将余量信号保持并循环输入本级Vi端口；数字校正单元，用于将n个周期子级ADC产生的n组数字码aibi，i＝1,2,3…,n进行运算，得到(n+1)bit数字码，并在最后一个周期输出。进一步地，所述余量放大单元包括余量放大开关电容组和运算放大器，所述采样保持单元包括采样保持开关电容组和运算放大器，其中，所述采样保持单元和余量放大单元共用一个；Vi端连接到所述子级ADC和余量放大单元的输入端；所述子级ADC输出端并联连接所述子级DAC的输入端和数字校正单元，所述子级DAC输出端连接所述余量放大单元的另一输入端，所述余量放大开关电容组的输出端连接所述运算放大器的反向输入端，所述运算放大器的输出端通过所述采样保持开关电容组连接运算放大器的反向输入端，所述运算放大器的正向输入端连接共模电平Vcm，外部输入的模拟信号Vsig通过开关连接Vi端，运算放大器的输出端通过开关连接到Vi端。进一步地，所述余量放大开关电容组包括四个电容C1、C2、C1'、C2'和十二个开关S1、S2、S3、S4、S5、S6、S1'、S2'、S3'、S4'、S5'、S6'；所述采样保持开关电容组包括两个电容C3、C3'和八个开关S7、S8、S7'、S8'、S9、S10、S9'、S10'；其中，Vsigp输入端通过开关S10连接到余量放大单元输入端口Vip；余量放大单元输入端口Vip通过开关S1连接到电容C2上极板，通过开关S2连接到电容C1上极板，并通过开关S9连接到运算放大器的输出端Vop；Vsign输入端通过开关S10'连接余量放大单元另一输入端口Vin，余量放大单元另一输入端口Vin通过开关S1'连接电容C2'上极板，并通过开关S2'连接电容C1'上极板，以及通过开关S9'连接运算放大器输出端Von；Vdacp输入端通过开关S3连接到电容C1上极板；Vdacn输入端通过开关S3'连接C1'上极板；电容C1、C2下极板相连并通过开关S4连接到共模电平Vcm上；电容C1'、C2'下极板相连并通过开关S4'也连接到共模电平Vcm上；电容C2上极板还通过开关S5连接到运算放大器的输出端Vo；电容C1、C2下极板连接点还通过开关S6连接到运算放大器同向输入端；电容C2'上极板还通过开关S5'连接到运算放大器输出端Von；电容C1'、C2'下极板连接点通过开关S6'连接到运算放大器反向输入端；电容C3上极板连接运算放大器的输出端Vop，电容C3下极板通过开关S7连接到共模电平Vcm，还通过开关S8连接到运算放大器同向输入端；电容C3'上极板连接运算放大器输出端Von，电容C3'下极板通过开关S7'连接到共模电平Vcm，还通过开关S8'连接到运算放大器反向输入端。进一步地，采用CMOS互补开关控制各开关动作：开关S1、S2、S4、S8、S1'、S2'、S4'、S8'由Φ1时钟及其反相信号控制导通关断，Φ1高电平时导通；开关S3、S5、S6、S7、S3'、S5'、S6'、S7'由Φ2时钟及其反相信号控制导通关断，Φ2高电平时导通；开关S9、S10、S9'、S10由Φ3时钟及其反相信号控制，开关S9、S9'在Φ3低电平导通，S10、S10'在Φ3高电平导通；在时钟控制下，通过开关闭合或者断开，令余量放大单元和采样保持单元在共用运算放大器的条件下变换电路结构，完成相应功能。进一步地，所述余量放大单元和采样保持单元均采用全差分结构，信号Vsigp和Vsigp为信号Vsig的差分形式，信号Vdacp和Vdacp为信号Vdac的差分形式，信号Vop和Von为信号Vo的差分形式，信号Vip和Vin是信号Vi的差分形式。第二方面，本专利技术还提供一种采用集成于MAPS芯片内的列循环ADC单元进行模数转换的方法，包括：S1：第一个周期的前半个周期，时钟信号Φ3和Φ1为高电平，Φ2为低电平，在其控制的开关状态下，子级ADC和余量放大开关电容组直接对外部的输入信号Vsigp和Vsign进行采样；S2：第一周期的后半个周期，时钟信号Φ3和Φ1为低电平，Φ2为高电平，子级ADC采用1.5bit量化结构，根据输入信号Vip和Vin输出2位数码aibi，输入给子级DAC产生对应Vdacp和Vdacn信号；S3：第二周期的前半个周期，信号Φ1为高电平，Φ2和Φ3为低电平，此时端口Vip和Vin不对外部信号采样，而是对上半个周期计算的结果进行采样，具体操作如下：此时电容C3、C3'和运算放大器在开关控制下对上半个周期运算放大器的输出端Vop和Von的输出结果进行保持，且上半个周期计算结果Vop和Von循环接回本级的端口Vip和Vin，电容C1、C2、C1'、C2'和子级ADC在开关控制下则对循环本文档来自技高网...

【技术保护点】
1.一种集成于MAPS芯片的列循环ADC单元，其特征在于，该ADC单元包括：/n子级ADC，用于对输入模拟信号V

【技术特征摘要】
1.一种集成于MAPS芯片的列循环ADC单元，其特征在于，该ADC单元包括：
子级ADC，用于对输入模拟信号Vi进行粗量化输出数码aibi；
子级DAC，用于将数码aibi转换成模拟量Vdac；
余量放大单元，用于将输入模拟量Vi和Vdac相减并放大生成余量信号；
采样保持单元，用于将余量信号保持并循环输入本级Vi端口；
数字校正单元，用于将n个周期子级ADC产生的n组数字码aibi，i＝1,2,3…,n进行运算，得到(n+1)bit数字码，并在最后一个周期输出。


2.根据权利要求1所述的集成于MAPS芯片的列循环ADC单元，其特征在于，所述余量放大单元包括余量放大开关电容组和运算放大器，所述采样保持单元包括采样保持开关电容组和运算放大器，其中，所述采样保持单元和余量放大单元共用一个；
Vi端连接到所述子级ADC和余量放大单元的输入端；
所述子级ADC输出端并联连接所述子级DAC的输入端和数字校正单元，所述子级DAC输出端连接所述余量放大单元的另一输入端，所述余量放大开关电容组的输出端连接所述运算放大器的反向输入端，所述运算放大器的输出端通过所述采样保持开关电容组连接运算放大器的反向输入端，所述运算放大器的正向输入端连接共模电平Vcm，外部输入的模拟信号Vsig通过开关连接Vi端，运算放大器的输出端通过开关连接到Vi端。


3.根据权利要求2所述的集成于MAPS芯片的列循环ADC单元，其特征在于，所述余量放大开关电容组包括四个电容C1、C2、C1'、C2'和十二个开关S1、S2、S3、S4、S5、S6、S1'、S2'、S3'、S4'、S5'、S6'；所述采样保持开关电容组包括两个电容C3、C3'和八个开关S7、S8、S7'、S8'、S9、S10、S9'、S10'；其中，
Vsigp输入端通过开关S10连接到余量放大单元输入端口Vip；
余量放大单元输入端口Vip通过开关S1连接到电容C2上极板，通过开关S2连接到电容C1上极板，并通过开关S9连接到运算放大器的输出端Vop；
Vsign输入端通过开关S10'连接余量放大单元另一输入端口Vin，余量放大单元另一输入端口Vin通过开关S1'连接电容C2'上极板，并通过开关S2'连接电容C1'上极板，以及通过开关S9'连接运算放大器输出端Von；
Vdacp输入端通过开关S3连接到电容C1上极板；
Vdacn输入端通过开关S3'连接C1'上极板；
电容C1、C2下极板相连并通过开关S4连接到共模电平Vcm上；
电容C1'、C2'下极板相连并通过开关S4'也连接到共模电平Vcm上；
电容C2上极板还通过开关S5连接到运算放大器的输出端Vo；
电容C1、C2下极板连接点还通过开关S6连接到运算放大器同向输入端；
电容C2'上极板还通过开关S5'连接到运算放大器输出端Von；
电容C1'、C2'下极板连接点通过开关S6'连接到运算放大器反向输入端；
电容C3...

【专利技术属性】
技术研发人员：赵承心，杨海波，王秀华，李荣华，李占奎，苏弘，
申请(专利权)人：中国科学院近代物理研究所，
类型：发明
国别省市：甘肃;62