一种并行总线的时序校准方法、装置及接收端设备制造方法及图纸

本发明专利技术公开了一种并行总线的时序校准方法、装置及接收端设备，该方法包括：S101：接收端设备根据当前时钟偏移对应的目标时钟信号，获取发送端设备通过并行总线发送的测试数据；其中，时钟信号与并行总线相对应；S102：根据预设校准数据，判断测试数据是否正确；若否，则进入S103；S103：按照预设偏移量调整规则对当前时钟偏移进行调整，并进入S101；利用预设校准数据和从并行总线接收的测试数据确定数据信号和时钟信号的时序关系是否出现偏差，从而在出现偏差时通过按照预设偏移量调整规则对当前时钟偏移进行调整，自动校准时钟信号与数据信号的时序关系，解决因传输过程中时延的差异导致的数据传输错误的问题。

A time sequence calibration method, device and receiving device of parallel bus

The invention discloses a timing calibration method, device and receiving end device of parallel bus, the method includes: S101: the receiving end device obtains the test data sent by the transmitting end device through the parallel bus according to the target clock signal corresponding to the current clock offset; wherein, the clock signal corresponds to the parallel bus; S102: according to the preset calibration data, the test data is determined to be No correct; if not, enter S103; S103: adjust the current clock offset according to the preset offset adjustment rule, and enter S101; use the preset calibration data and the test data received from the parallel bus to determine whether the timing relationship between the data signal and the clock signal deviates, so as to offset the current clock according to the preset offset adjustment rule in case of deviation Row adjustment, automatically calibrate the timing relationship between clock signal and data signal, and solve the problem of data transmission error caused by the difference of delay in the transmission process.

【技术实现步骤摘要】
一种并行总线的时序校准方法、装置及接收端设备
本专利技术涉及并行总线
，特别涉及一种并行总线的时序校准方法、装置及接收端设备。
技术介绍
并行总线技术在计算机和嵌入式设备等电子产品领域有非常广泛的应用，是器件或模块间传输数据最常见的总线技术之一。并行总线的主要特点是同一时刻可以传输多bit数据，即多位宽的数据总线。现有技术，大部分并行总线的发送端(发送端设备)和接收端(接收端设备)采用共同时钟设计，来保证数据发送和接收的正确性。为了确保发送端和接收端具有共同的时钟，在设计中可以采用同一晶振(或时钟模块)提供时钟；也可以由发送端将发送时使用的时钟同数据总线一起传输给接收端，接收端使用该时钟采样数据总线，这种方式叫做随路时钟。随着传输频率的增加，由于物理器件或工艺的限制，数据总线与时钟线在板卡PCB或线缆传输时延的微小差别就会导致接收端无法正确采样数据总线，导致通信错误，这也是限制并行总线传输频率的一个难点。如图1所示，发送端通过外部晶振获得时钟输入，内部通过时钟发生器，产生所需时钟用于总线传输，作为随路时钟。在该随路本文档来自技高网...

【技术保护点】
1.一种并行总线的时序校准方法，其特征在于，包括：/nS101：接收端设备根据当前时钟偏移对应的目标时钟信号，获取发送端设备通过并行总线发送的测试数据；其中，所述目标时钟信号与所述并行总线相对应；/nS102：根据预设校准数据，判断所述测试数据是否正确；若否，则进入S103；若是，则进入S104；/nS103：按照预设偏移量调整规则对当前时钟偏移进行调整，并进入S101；/nS104：确定校准完成。/n

【技术特征摘要】
1.一种并行总线的时序校准方法，其特征在于，包括：
S101：接收端设备根据当前时钟偏移对应的目标时钟信号，获取发送端设备通过并行总线发送的测试数据；其中，所述目标时钟信号与所述并行总线相对应；
S102：根据预设校准数据，判断所述测试数据是否正确；若否，则进入S103；若是，则进入S104；
S103：按照预设偏移量调整规则对当前时钟偏移进行调整，并进入S101；
S104：确定校准完成。


2.根据权利要求1所述的并行总线的时序校准方法，其特征在于，所述接收端设备根据当前时钟偏移的目标时钟信号，获取发送端设备通过并行总线发送的测试数据，包括：
所述接收端设备利用当前时钟偏移对所述并行总线中的时钟线传输的原始时钟信号进行相位调整，获取所述目标时钟信号；
利用所述目标时钟信号，对所述并行总线中的数据总线传输的数据信号进行采样，得到所述测试数据。


3.根据权利要求1所述的并行总线的时序校准方法，其特征在于，所述接收端设备根据当前时钟偏移的目标时钟信号，获取发送端设备通过并行总线发送的测试数据，包括：
所述接收端设备利用当前时钟偏移对时钟发生器传输的原始时钟信号进行相位调整，获取所述目标时钟信号；其中，所述时钟发生器设置在所述接收端设备中；
利用所述目标时钟信号，对所述并行总线中的数据总线传输的数据信号进行采样，得到所述测试数据。


4.根据权利要求1所述的并行总线的时序校准方法，其特征在于，所述按照预设偏移量调整规则对当前时钟偏移进行调整，包括：
将当前时钟偏移与预设偏移量相加，更新当前时钟偏移。


5.根据权利要求1至4任一项所述的并行总线的时序校准方法，其特征在于，还包括：
所述发送端设备按预设时间间隔通过所述并行总线向所述接收端设备发送所述预设校...

【专利技术属性】
技术研发人员：满宏涛，刘凯，
申请(专利权)人：苏州浪潮智能科技有限公司，
类型：发明
国别省市：江苏;32