比特流编码压缩的方法及装置制造方法及图纸

一种比特流编码压缩的方法，包括：接收比特流(bit stream)；判断上述比特流中连续相同的比特的第一数量是否大于等于第一预设值；以及当上述第一数量大于等于上述第一预设值时，以第一编码方式将上述第一数量的上述比特编码为第一编码，其中上述第一编码是由第一前缀及第一后缀组成，上述第一前缀是表征连续的上述比特为哪个，而上述第一后缀是表征上述第一数量。

Method and device of bitstream coding and compression

【技术实现步骤摘要】
比特流编码压缩的方法及装置
本专利技术涉及于一种编码压缩技术，且特别是一种比特流编码压缩的方法及装置。
技术介绍
自动化测试设备(AutomaticTestEquipment，ATE)用于检测集成电路功能的完整性，以确保集成电路生产制造的品质。随着集成电路设计规模的增大，测试数据(包括测试输入数据和测试输出数据)量呈现指数级增长，导致传统外部ATE面临着储存空间不足，输入输出时的频宽有限及数据测试时间过长等严峻的问题。测试数据压缩是解决上述问题的有效方法之一。通过压缩测试数据可以减少数据传输时间以及降低对ATE储存容量的要求。编码压缩方法是测试数据压缩中最常用的方法之一。在某些特定应用场合，例如待测集成电路为芯片组(Chipset)或者中央处理器(CentralProcessingUnit，CPU)，测试数据量巨大，且需要封装(例如以封包packet为单位进行封装)后方能储存至系统储存器(systemmemory)，而这些封装后的测试数据的相似性较高。有鉴于此，本专利技术提出一种比特流编码压缩的方法及装置，以对前述测试数据进行压缩以提高数据压缩率。
技术实现思路
以下公开的内容仅为示例性的，且不意指以任何方式加以限制。除所述说明方面、实施方式和特征之外，通过参照附图和下述具体实施方式，其他方面、实施方式和特征也将显而易见。即，以下公开的内容被提供以介绍概念、重点、益处及本文所描述新颖且非显而易见的技术优势。所选择，非所有的，实施例将进一步详细描述如下。因此，以下公开的内容并不意旨在所要求保护主题的必要特征，也不意旨在决定所要求保护主题的范围中使用。在优选实施例中，本专利技术提供一种比特流编码压缩的方法，包括：接收比特流(bitstream)；判断上述比特流中连续相同的比特的第一数量是否大于等于第一预设值；以及当上述第一数量大于等于上述第一预设值时，以第一编码方式将上述第一数量的上述比特编码为第一编码，其中上述第一编码是由第一前缀及第一后缀组成，上述第一前缀是表征连续的上述比特为哪个，而上述第一后缀是表征上述第一数量。在优选实施例中，本专利技术提供一种比特流编码压缩的装置，包括：一个或多个处理器；以及一个或多个计算机存储介质，储存计算机可读取指令，其中上述处理器使用上述计算机存储介质以执行：接收比特流(bitstream)；判断上述比特流中连续相同的比特的第一数量是否大于等于第一预设值；以及当上述第一数量大于等于上述第一预设值时，以第一编码方式将上述第一数量的上述比特编码为一第一编码，其中上述第一编码是由第一前缀及第一后缀组成，上述第一前缀是表征连续的上述比特为哪个，而上述第一后缀是表征上述第一数量。如上所述，本专利技术提出一种比特流编码压缩方法及装置，利用重复且连续比特的特性，达到提高数据压缩率的目的。附图说明附图被包括以提供本公开进一步理解且被合并并组成本公开的一部分。附图是说明本公开的实施例且连同描述一起用以解释本公开的原理。其可理解附图不一定按比例描绘，一些元件可以超过在实际实施方式的大小来显示，以清楚地说明本公开的概念。图1是根据本专利技术实施例的具有处理器接口捕获(ProcessorInterfaceCapture，PIC)的系统所选方面的方块图。图2A至图2B是根据本专利技术实施例的比特流编码压缩的方法的流程图。图3至图6是根据本专利技术实施例的比特流编码压缩的示意图。图7是显示用以实现本专利技术实施例的示例性操作环境。具体实施方式在下文中将参考附图对本公开的各方面进行更充分的描述。然而，本公开可以具体化成许多不同形式且不应解释为局限于贯穿本公开所呈现的任何特定结构或功能。相反地，提供这些方面将使得本公开周全且完整，并且本公开将给本领域技术人员充分地传达本公开的范围。基于本文所教导的内容，本领域的技术人员应意识到，无论是单独还是结合本公开的任何其它方面实现本文所公开的任何方面，本公开的范围旨在涵盖本文中所公开的任何方面。例如，可以使用本文所提出任意数量的装置或者执行方法来实现。另外，除了本文所提出本公开的多个方面之外，本公开的范围更旨在涵盖使用其它结构、功能或结构和功能来实现的装置或方法。应可理解，其可通过权利要求的一个或多个元件具体化本文所公开的任何方面。词语“示例性”在本文中用于表示“用作示例、实例或说明”。本公开的任何方面或本文描述为“示例性”的设计不一定被解释为优选于或优于本公开或设计的其他方面。此外，相同的数字在所有若干图示中指示相同的元件，且除非在描述中另有指定，冠词“一”和“上述”包含复数的参考。可以理解，当元件被称为被“连接”或“耦接”至另一元件时，该元件可被直接地连接到或耦接至另一元件或者可存在中间元件。相反地，当该元件被称为被“直接连接”或“直接耦接”至到另一元件时，则不存在中间元件。用于描述元件之间的关系的其他词语应以类似方式被解释(例如，“在…之间”与“直接在…之间”、“相邻”与“直接相邻”等方式)。图1是根据本专利技术实施例的具有处理器接口捕获(ProcessorInterfaceCapture，PIC)的系统100所选方面的方块图。系统100可至少包括处理器接口捕获110。在测试对象为处理器(processor)130的实施例中，处理器接口捕获110为用于对处理器130测试及除错的一个模组，其主要功能是用以捕获处理器接口150上的由测试对象处理器130输出的测试数据，测试数据例如为内部主机介面(InternalHostInterface，HIF)信号，将前述测试数据封装为一封包并将封包经由芯片组(chipset)120存储至系统存储器(systemmemory)140中。处理器接口捕获110可支持两种配置方式，一种是特殊模型寄存器(Model-SpecificRegister，MSR)，另一种是联合测试工作群组(JointTestActionGroup，JTAG)。值得注意的是，图1所示的实施例是以处理器130为测试对象，在其它实施例中也可以将其它集成电路作为测试对象，本专利技术并不局限处理器接口捕获110为仅捕获处理器输出的测试数据，也可以用以捕获其它集成电路(例如芯片组)输出的测试数据作为压缩对象。处理器接口捕获110可捕获图1中的不同类型的测试数据。在测试对象为处理器(processor)130的实施例中，前述测试数据包括但不限于来自于下列模块的测试数据：边带(Sideband)信号缓存121、芯片组至处理器请求(PCIe_To_CPU_REQ，P2CREQ)缓存122、处理器至芯片组请求(CPU_To_PCIe_REQ，C2PREQ)缓存123、主机至外围数据(Host_PCIe_Data，HPDATA)缓存124、外围至主机数据(PCIe_Host_Data，PHDATA)缓存125、处理器与系统存储器间读数据(CPU_Memory_Read_Data，CMRD)缓存126、处理器与系统存储器间写数据(CPU_Memory_Write_Data，CMWD)缓存127、处理器与系统存储器间请求(CPU_Memory_Request，CMREQ)缓存128。而上述测试数据进行封装后产生的封包的主体(body)往往相似度较高。举例说明，表格1-4是显示本专利技术实施例的处理器接口捕获110对来自本文档来自技高网...

【技术保护点】
1.一种比特流编码压缩的方法，包括：接收比特流(bit stream)；判断上述比特流中连续相同的比特的第一数量是否大于等于第一预设值；以及当上述第一数量大于等于上述第一预设值时，以第一编码方式将上述第一数量的上述比特编码为第一编码，其中上述第一编码是由第一前缀及第一后缀组成，上述第一前缀是表征连续的上述比特为哪个，而上述第一后缀是表征上述第一数量。

【技术特征摘要】
1.一种比特流编码压缩的方法，包括：接收比特流(bitstream)；判断上述比特流中连续相同的比特的第一数量是否大于等于第一预设值；以及当上述第一数量大于等于上述第一预设值时，以第一编码方式将上述第一数量的上述比特编码为第一编码，其中上述第一编码是由第一前缀及第一后缀组成，上述第一前缀是表征连续的上述比特为哪个，而上述第一后缀是表征上述第一数量。2.如权利要求1所述的比特流编码压缩的方法，其中上述第一预设值是根据下面公式产生：或其中V_preset是上述第一预设值，L是表示上述第一后缀的比特长度，[]表示向下取整。3.如权利要求1所述的比特流编码压缩的方法，其中上述第一编码方式包括：上述第一前缀是以两比特表示，上述第一后缀是以比特长度L表示。4.如权利要求1所述的比特流编码压缩的方法，其中上述第一后缀的值是根据下面公式产生：其中m是上述第一后缀的值，n是上述第一数量，L是表示上述第一后缀的比特长度，[]表示向下取整。5.如权利要求1所述的比特流编码压缩的方法，其中上述第一前缀“10”表示连续的上述比特为“0”，上述第一前缀“11”表示连续的上述比特为“1”。6.如权利要求1所述的比特流编码压缩的方法，其中上述方法还包括：判断上述第一数量是否小于等于第二预设值；当上述第一数量小于等于上述第二预设值且大于等于上述第一预设值时，以上述第一编码方式将上述第一数量的上述比特编码为上述第一编码；以及当上述第一数量大于上述第二预设值时，以上述第一编码方式将上述第二预设值的上述比特编码为上述第一编码，并从上述第一数量中减去上述第二预设值。7.如权利要求1所述的比特流编码压缩的方法，其中当判断连续相同的上述比特的上述第一数量未大于等于上述第一预设值时，以一第二编码方式将上述第一数量的上述比特编码为一第二编码，其中上述第二编码由上述第一数量的第二前缀组成。8.如权利要求7所述的比特流编码压缩的方法，其中上述第二前缀是以两比特表示，上述第二前缀“00”表示上述比特为“0”，上述第二前缀“01”表示上述比特为“1”。9.如权利要求1所述的比特流编码压缩的方法，其中上述比特流是经由异或处理产生。10.如权利要求1所述的比特流编码压缩的方法，其中上述比特流是根据测试集成电路而产生的多个测试数据产生，其中上述多个测试数据之间相似度高。11.一种比特流编码压缩的装置，包括：一个或多个处理器；以及一个或多个计...

【专利技术属性】
技术研发人员：赵薇，齐宗普，王峥，司徒加旻，
申请(专利权)人：上海兆芯集成电路有限公司，
类型：发明
国别省市：上海,31