用于电子雷管的抗高低温的延期时间校准电路及电子雷管制造技术

本发明专利技术涉及电路的技术领域，公开了用于电子雷管的抗高低温的延期时间校准电路，包括保险丝F1、电阻R1、高速开关二极管D1、电阻R2、电阻R3、单片机MCU、电阻R4、电阻R6、电容C1、三极管Q1及电阻R5；本发明专利技术提供的用于电子雷管的抗高低温的延期时间校准电路，实现了在高温或者低温的环境下在线实时校准延期时间，从而保证了延期时间的精度，当电子雷管的计时晶振受温度影响出现偏差的时候，通过校准波形使出现偏差的晶振在相同的计时条件下统一计时，从而实现整网电子数码雷管的时间一致。

Delay time calibration circuit and electronic detonator for high and low temperature resistance of electronic detonator

【技术实现步骤摘要】
用于电子雷管的抗高低温的延期时间校准电路及电子雷管
本专利技术涉及电路的
，尤其是用于电子雷管的抗高低温的延期时间校准电路及电子雷管。
技术介绍
电子雷管，又称数码电子雷管、数码雷管或工业数码电子雷管，即采用电子控制模块对起爆过程进行控制的电雷管。电子数码雷管在爆破的时候需要精确的延期时间来实现精准爆破。根据《WJ9085-2015工业数码电子雷管》的延期时间要求，电子雷管在-20℃，70℃及常温试验的条件下，均应满足以下要求：a)延期时间≤150ms时，误差≤±1.5ms；b)延期时间>150ms时，相对误差≤±1％ms。现有技术中，由于计算时间是靠电子雷管的内部IC晶振来实现的，晶振容易受到高温或者低温等环境变化的影响而引起时间不精确；现有的电子雷管无法保证在高温或者低温的环境下爆破延期时间的精度；且无法实时在线校准延期时间。
技术实现思路
本专利技术的目的在于针对现有技术的不足，提供一种用于电子雷管的抗高低温的延期时间校准电路及电子雷管，从而保证在高温或者低温环境下爆破延期时间的精度。本专利技术是这样实现的，第一方面，本专利技术提供了用于电子雷管的抗高低温的延期时间校准电路，包括保险丝F1、电阻R1、高速开关二极管D1、电阻R2、电阻R3、单片机MCU、电阻R4、电阻R6、电容C1、三极管Q1及电阻R5；所述保险丝F1的第一端耦接于所述电阻R1的第一端，所述保险丝F1的第二端耦接于直流线路V+，所述高速开关二极管D1具有6个脚(1脚、2脚、3脚、4脚、5脚、6脚)，所述电阻R1的第二端耦接于所述高速开关二极管的4脚，所述高速开关二极管的1脚和6脚分别接地，所述高速开关二极管的3脚耦接于直流线路V-，所述高速开关二极管的2脚和5脚分别耦接于所述电阻R2的第一端，所述R3的第一端耦接于所述R2的第二端，所述R3的第二端接地，所述单片机MCU的输入端耦接于所述电阻R2和电阻R3的连接点，所述R4的第一端耦接于所述单片机MCU的输出端，所述三极管Q1的基极耦接于所述R4的第二端，所述三极管Q1的发射极接地，所述电阻R5的第一端耦接于所述三极管Q1的集电极，所述电阻R5的第二端耦接于所述R2的第一端，所述电阻R6的第一端耦接于所述三极管Q1的基极，所述电阻R6的第二端耦接于所述三极管Q1的发射极，所述电容C1的第一端耦接于所述三极管Q1的基极，所述电容C1的第二端耦接于所述三极管Q1的发射极。第二方面，本专利技术提供了电子雷管，包括如上所述的用于电子雷管的抗高低温的延期时间校准电路。与现有技术相比，本专利技术提供的用于电子雷管的抗高低温的延期时间校准电路，实现了在高温或者低温的环境下在线实时校准延期时间，从而保证了延期时间的精度，当电子雷管的计时晶振受温度影响出现偏差的时候，通过校准波形使出现偏差的晶振在相同的计时条件下统一计时，从而实现整网电子数码雷管的时间一致。附图说明图1是本专利技术实施例提供的用于电子雷管的抗高低温的延期时间校准电路的电路结构图。具体实施方式为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。本实施例的附图中相同或相似的标号对应相同或相似的部件；在本专利技术的描述中，需要理解的是，若有术语“上”、“下”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此附图中描述位置关系的用语仅用于示例性说明，不能理解为对本专利的限制，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。以下结合具体实施例对本专利技术的实现进行详细的描述。参照图1所示，为本专利技术提供较佳实施例。第一方面，本专利技术提供了用于电子雷管的抗高低温的延期时间校准电路，包括保险丝F1、电阻R1、高速开关二极管D1、电阻R2、电阻R3、单片机MCU、电阻R4、电阻R6、电容C1、三极管Q1及电阻R5；保险丝F1的第一端耦接于电阻R1的第一端，保险丝F1的第二端耦接于直流线路V+，高速开关二极管D1具有6个脚(1脚、2脚、3脚、4脚、5脚、6脚)，电阻R1的第二端耦接于高速开关二极管的4脚，高速开关二极管的1脚和6脚分别接地，高速开关二极管的3脚耦接于直流线路V-，高速开关二极管的2脚和5脚分别耦接于电阻R2的第一端，R3的第一端耦接于R2的第二端，R3的第二端接地，单片机MCU的输入端耦接于电阻R2和电阻R3的连接点，R4的第一端耦接于单片机MCU的输出端，三极管Q1的基极耦接于R4的第二端，三极管Q1的发射极接地，电阻R5的第一端耦接于三极管Q1的集电极，电阻R5的第二端耦接于R2的第一端，电阻R6的第一端耦接于三极管Q1的基极，电阻R6的第二端耦接于三极管Q1的发射极，电容C1的第一端耦接于三极管Q1的基极，电容C1的第二端耦接于三极管Q1的发射极。这样，直流线路V+与直流线路V-用作供电和通讯信号传输，用来向电子数码雷管发送在线校准延时时间的校准信号指令；保险丝F1是用来保护后面电路不受大电流的影响而损坏，保险丝F1与电阻R1连接是匹配电阻消除部分信号杂波的干扰；高速开关二极管D1使得V+、V-可以无极性地耦接；电阻R2和电阻R3为了保证无论在高压还是在低压的情况下单片机MCU都能接收到有效的波形，电阻R2和电阻R3是起到调整校准波形的作用，电阻R2和电阻R3选用耐高低温的电阻，使校准波形不会因为电阻所处温度环境不同而变形。电子雷管的延期计时是由单片机MCU的晶振来实现的，无论单片机MCU的内部晶振是否受到高温或者低温环境的影响而发生偏差，当校准信号传输到单片机MCU时，单片机MCU通过这组校准波形的校准统一在现有的条件下重新计时；单片机MCU收到校准波形后会通过输出端输出反馈信号；电阻R4是起到限流的作用，用于减小负载端的电流；电阻R6的作用是当温度升高时，用于吸收Icbo电流，防止Iceo电流过大而使三极管Q1无法关断一个直流负反馈电阻稳定三极管工作点；电容C1是滤波电容，起到滤波的作用；三极管Q1是用于将单片机MCU输出的反馈信号进行放大；电阻R5是负载电阻。上述提供的用于电子雷管的抗高低温的延期时间校准电路，实现了在高温或者低温的环境下在线实时校准延期时间，从而保证了延期时间的精度，当电子雷管的计时晶振受温度影响出现偏差的时候，通过校准波形使出现偏差的晶振在相同的计时条件下统一计时，从而实现整网电子数码雷管的时间一致。第二方面，本专利技术提供了电子雷管，包括如上的用于电子雷管的抗高低温的延期时间校准电路。上述提供的电子雷管，能够在高温或者低温的环境下在线实时校准延期时间，当电子雷管的计时晶振受温度影响出现偏差的时候，通过在线校准波形使出现偏差的晶振在相同的计时条件下统一计时。从而实现整网电子雷管的时间一致。以上所述仅为本专利技术的较佳实施例而已，并不用以限制本专利技术，凡在本专利技术的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本专利技术的保护范围之内。本文档来自技高网...

【技术保护点】
1.用于电子雷管的抗高低温的延期时间校准电路，其特征在于，包括保险丝F1、电阻R1、高速开关二极管D1、电阻R2、电阻R3、单片机MCU、电阻R4、电阻R6、电容C1、三极管Q1及电阻R5；所述保险丝F1的第一端耦接于所述电阻R1的第一端，所述保险丝F1的第二端耦接于直流线路V+，所述高速开关二极管D1具有6个脚(1脚、2脚、3脚、4脚、5脚、6脚)，所述电阻R1的第二端耦接于所述高速开关二极管的4脚，所述高速开关二极管的1脚和6脚分别接地，所述高速开关二极管的3脚耦接于直流线路V‑，所述高速开关二极管的2脚和5脚分别耦接于所述电阻R2的第一端，所述R3的第一端耦接于所述R2的第二端，所述R3的第二端接地，所述单片机MCU的输入端耦接于所述电阻R2和电阻R3的连接点，所述R4的第一端耦接于所述单片机MCU的输出端，所述三极管Q1的基极耦接于所述R4的第二端，所述三极管Q1的发射极接地，所述电阻R5的第一端耦接于所述三极管Q1的集电极，所述电阻R5的第二端耦接于所述R2的第一端，所述电阻R6的第一端耦接于所述三极管Q1的基极，所述电阻R6的第二端耦接于所述三极管Q1的发射极，所述电容C1的第一端耦接于所述三极管Q1的基极，所述电容C1的第二端耦接于所述三极管Q1的发射极。...

【技术特征摘要】
1.用于电子雷管的抗高低温的延期时间校准电路，其特征在于，包括保险丝F1、电阻R1、高速开关二极管D1、电阻R2、电阻R3、单片机MCU、电阻R4、电阻R6、电容C1、三极管Q1及电阻R5；所述保险丝F1的第一端耦接于所述电阻R1的第一端，所述保险丝F1的第二端耦接于直流线路V+，所述高速开关二极管D1具有6个脚(1脚、2脚、3脚、4脚、5脚、6脚)，所述电阻R1的第二端耦接于所述高速开关二极管的4脚，所述高速开关二极管的1脚和6脚分别接地，所述高速开关二极管的3脚耦接于直流线路V-，所述高速开关二极管的2脚和5脚分别耦接于所述电阻R2的第一端，所述R3的第一端耦接于所述R2的第二...

【专利技术属性】
技术研发人员：马中平，梁玉彬，吁强骏，
申请(专利权)人：广西中爆电子科技有限公司，
类型：发明
国别省市：广西,45