发光二极管外延结构及其制备方法技术

本发明专利技术提供一种发光二极管外延结构及其制备方法，所述制备方法包括，提供一衬底，于所述衬底上形成第一半导体层，于所述第一半导体层上形成发光层，于所述发光层上形成第二半导体层，其中，其中，所述发光层包括多个量子阱单元组，所述多个量子阱单元组是堆栈设置，每一所述量子阱单元组包括至少一层势阱层以及至少一层势垒层，其中所述多个量子阱单元组的势垒层的掺杂组成是相互不同。利用本发明专利技术，可有效提升器件的光电性能，实现辐射复合效率。

Epitaxial structure of LED and its preparation

【技术实现步骤摘要】
发光二极管外延结构及其制备方法
本专利技术涉及一种半导体
，特别是涉及发光二极管外延结构及其制备方法。
技术介绍
发光二极管(LightEmittingDiode-LED)可以直接把电能转化为光能，其发光原理在于：LED芯片由两部分组成一部分是P型半导体，在它里面空穴占主导地位，另一部分是N型半导体，在它里面电子占主导地位。当这两种半导体连接起来的时候，它们之间就形成一个“P-N结”。当电流通过导线作用于这个芯片的时候，电子就会被推向P区，在P区里电子跟空穴复合，然后就会以光子的形式发出能量。而今，发光二极管(LED)虽然正以其寿命长、耗电少、光效高、易于控制和绿色环保等特点，正逐步应用于道路照明、办公照明、家居照明、工业照明、农业照明等领域，赢得了广泛的市场。但是，市场对于发光二极管的亮度要求也越来越高，传统的发光二极管的亮度显然不能再满足许多场合的需求。目前，改善发光二极管亮度的方法很多，例如通过改善N、P层的生长条件以提升发光二极管的亮度等，但是这些方法对于发光二极管亮度改善的潜力均有限，因此寻求一种新的有效提升发光二极管亮度的方法就显得尤为重要。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种发光二极管外延结构及其制备方法，用于解决现有技术中发光二极管亮度不足的技术问题。为实现上述目的及其他相关目的，本专利技术提供一种发光二极管外延结构及其制备方法，所述发光二极管外延制备方法方法包括：提供一衬底；于所述衬底上形成第一半导体层；于所述第一半导体层上形成发光层；于所述发光层上形成第二半导体层；其中，所述发光层包括多个量子阱单元组，所述多个量子阱单元组是堆栈设置，每一所述量子阱单元组包括至少一层势阱层以及至少一层势垒层，其中所述多个量子阱单元组的势垒层的掺杂组成是相互不同。可选地，所述多个量子阱单元组的势垒层的掺杂包括铝掺杂。可选地，同一所述量子阱单元组内所包括的所述势垒层掺杂的铝组分相同。可选地，不同所述量子阱单元组包括的所述势垒层内掺杂的铝在由所述衬底指向所述第二半导体层的方向上依序增加。可选地，不同所述量子阱单元组包括的所述势垒层内掺杂的铝在由所述衬底指向所述第二半导体层的方向上依序减少。可选地，所述势垒层包括AlxGa(1-X)N层，其中，X介于0-0.7之间。可选地，在所述衬底上形成非掺杂氮化镓层。可选地，所述发光层的生长温度介于720-920℃之间，生长压力介于100-600Torr之间，V/Ⅲ摩尔比在300-8000之间。可选地，所述第二半导体层的厚度介于40-110nm之间。为实现上述目的及其他相关目的，本专利技术还提供一种发光二极管外延结构，所述发光二极管外延结构包括：衬底；第一半导体层，形成于所述衬底上；发光层，形成于所述第一半导体层上；第二半导体层，形成于所述发光层上；其中，所述发光层包括多个量子阱单元组，所述多个量子阱单元组是堆栈设置，每一所述量子阱单元组包括至少一层势阱层以及至少一层势垒层，其中所述多个量子阱单元组的势垒层的掺杂组成是相互不同。如上所述，本专利技术的发光二极管外延结构及其制备方法，利用将多个量子阱单元组堆栈形成发光层，并且量子阱单元组包括至少一层的势阱层以及掺杂组成不同的至少一层势垒层，可有效减少电子泄露，改善势垒层的位错密度，调节能带，从而实现辐射复合效率，提升器件的光电性能。附图说明图1显示为本专利技术的发光二极管外延制备方法流程图。图2显示为本专利技术的发光二极管缓冲层、插入层以及成核层结构示意图。图3显示为执行步骤S30的子步骤。图4A显示为本专利技术量子阱单元组示意图。图4B显示为本专利技术发光层结构示意图。图5显示为本专利技术中一种实施例下的发光层结构示意图。图6显示为本专利技术中一种实施例下的发光层结构示意图。图7显示为第二半导体层结构示意图。图8显示为发光二极管外延制备方法流程图。图9显示为本专利技术发光二极管外延结构剖面图。图10显示为发光二极管外延结构发光层的一种示例。具体实施方式以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。同时，本说明书中所引用的如“上”、“下”、“前”、“后”、“左”、“右”、“中间”等用语，亦仅为便于叙述的明了，而非用以限定本专利技术可实施的范围，其相对关系的改变或调整，在无实质变更
技术实现思路
下，当亦视为本专利技术可实施的范畴。请参阅图1至图10。需要说明的是，本实施例中所提供的图示仅以示意方式说明本专利技术的基本构想，遂图式中仅显示与本专利技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。请参阅图1至图10，本专利技术提供一种发光二极管外延结构及其制备方法，所述发光二极管外延结构制备方法至少包括以下步骤：执行步骤S10，提供一衬底1。在执行步骤S10中，衬底1的材料包括但不限于砷化镓(GaAs)、硅、碳化硅(SiC)、氮化铝(AlN)、蓝宝石、磷化铟(InP)或磷化镓(GaP)，同时衬底1包括平面衬底或图案化衬底。在本专利技术的一实施例中，请参阅图2，为得到良好的外延层晶体质量与光电性能，执行步骤S10还包括执行步骤S101：在衬底1上形成一非掺杂氮化镓层5。非掺杂氮化镓(GaN)层5通过例如脉冲激光淀积技术(PLD)形成于在例如氮化铝(ALN)镀膜衬底上。具体地，将衬底1置于反应室中并通入例如三甲基镓(TMGa)做Ga源以便在衬底1上生长非掺杂GaN层5，非掺杂GaN层5的生长温度介于1000-1200℃之间，生长压力介于100-500Torr之间，转速介于600-1200转之间。在本专利技术的另一实施例中，请参阅图2，为了提供与衬底晶格相同的成核中心以及降低衬底1与外延结构交界面的自由能，以在过渡区上形成高质量的外延层，同时为了缓冲应力，避免应力释放，衬底1上形成有一缓冲层6例如AlGaN缓冲层，缓冲层6上形成有一成核层7例如低温GaN(LT-GaN)层或者低温AlN(LT-AlN)层。同时，为调节成核层7的生长模式，改善外延膜的质量，在缓冲层6与成核层7之间还可形成一插入层8例如氮化铝(AlN)插入层。成核层7能够用于创建反相无领域虚拟极衬底(anti-phasedomain-freevirtualpolarsubstrate)，并且缓冲层6可用于提供位错滤波缓冲部分，位错滤波缓冲部分能够提供发光层3量子阱结构的压缩应变和/或对衬底与势垒层312之间的晶格失配的控制。需要说明的是，缓冲层6还可包括渐变缓冲部分，通过形成渐变缓冲层6，位错可沿其中的相对对角平面滑动，以使得有效控制衬底1与IV/III-V材料势垒层312(和/或任何中间层)之间的晶格失配。显而易见地，这类渐变层能够用于量子阱单元组31的其它位置。需要注意的是，能够获益于本专利技术的一个实施例的其它多量子阱单元组31可在没有成核层6和/或缓冲层7的情况下实现。例如，具有采用具有充分相似晶格常数的材料来实现的衬底1和势垒层312的实施例可在没有渐变缓冲部分的情况下实现。执行步骤S2本文档来自技高网...

【技术保护点】
1.一种发光二极管外延结构制备方法，其特征在于，包括：提供一衬底；于所述衬底上形成第一半导体层；于所述第一半导体层上形成发光层；于所述发光层上形成第二半导体层；其中，所述发光层包括多个量子阱单元组，所述多个量子阱单元组是堆栈设置，每一所述量子阱单元组包括至少一层势阱层以及至少一层势垒层，其中所述多个量子阱单元组的势垒层的掺杂组成是相互不同。

【技术特征摘要】
1.一种发光二极管外延结构制备方法，其特征在于，包括：提供一衬底；于所述衬底上形成第一半导体层；于所述第一半导体层上形成发光层；于所述发光层上形成第二半导体层；其中，所述发光层包括多个量子阱单元组，所述多个量子阱单元组是堆栈设置，每一所述量子阱单元组包括至少一层势阱层以及至少一层势垒层，其中所述多个量子阱单元组的势垒层的掺杂组成是相互不同。2.根据权利要求1所述的一种发光二极管外延制备方法，其特征在于，所述多个量子阱单元组的势垒层的掺杂包括铝掺杂。3.根据权利要求2所述的一种发光二极管外延结构制备方法，其特征在于，同一所述量子阱单元组内所包括的所述势垒层掺杂的铝组分相同。4.根据权利要求2所述的一种发光二极管外延结构制备方法，其特征在于，不同所述量子阱单元组包括的所述势垒层内掺杂的铝在由所述衬底指向所述第二半导体层的方向上依序增加。5.根据权利要求2所述的一种发光二极管外延结构制备方法，其特征在于，不同所述量子阱单元组包括的所述势垒层内掺杂的铝在由所述衬底指向所述第二半导体层的方...

【专利技术属性】
技术研发人员：郭丽彬，程斌，鲍传保，周长健，
申请(专利权)人：合肥彩虹蓝光科技有限公司，
类型：发明
国别省市：安徽,34