用于多个背侧电压平面的电源门控制造技术

描述了用于多个背侧电压平面的电源门控。例如，一种集成电路(IC)可以包括电源栅极，电源栅极包括：第一晶体管，其具有第一源极扩散部以及第一漏极扩散部，第一源极扩散部包括第一输入端子，第一漏极扩散部包括第一输出端子；第二晶体管，其具有第二源极扩散部以及第二漏极扩散部，第二源极扩散部包括第二输入端子，第二漏极扩散部包括第二输出端子；第一源极和漏极扩散部之间以及第二源极和漏极扩散部之间的栅极；将第一输入端子与第二输入端子耦合的源极线；以及将第一输出端子与第二输出端子耦合的漏极线。IC可以包括输入电源线、输出电源线以及分别将输入电源线与第一输入端子耦合以及将第二输出端子与输出电源线耦合的第一和第二过孔。

【技术实现步骤摘要】
用于多个背侧电压平面的电源门控
本公开的实施例涉及半导体器件和处理的领域，并且更具体而言涉及用于多个背侧电压平面的电源门控。
技术介绍
过去几十年来，集成电路(IC)中特征的缩放已经成为不断发展的半导体产业背后的驱动力。缩放到越来越小的特征使得半导体芯片的有限占用面积上的功能单元的密度增大。例如，缩小晶体管尺寸允许在芯片上并入增大数量的存储器或逻辑器件，从而为产品制造带来增大的容量。不过，对越来越大容量的驱动并非没有问题。优化每个器件的性能的必要性变得越来越重要。半导体器件设计的某些方面可能涉及使例如系统待机或系统空闲状态期间的用电最小化。可以用于使待机或空闲状态中的用电最小化的一种技术是电源门控，其中关闭通往半导体器件的未使用的部分的电源。对于半导体器件设计的其它方面，提供电源门控机制可能对半导体芯片上可用的有限占用面积和功能寿命、以及其它方面产生影响。附图说明根据结合附图的以下具体实施方式，将容易理解实施例。为了方便该描述，类似的附图标记指示类似的结构元件或部件。在附图的图中通过举例而非限制的方式示出了实施例。图1A、图1B、图1C和图1D示出了根据各种实施例的包括电源栅极的IC的部件，其中：图1A示出了IC的部件的三维视图；图1B示出了图1A的IC的部件的侧视图；图1C示出了图1A的IC的部件的顶视图；以及图1D示出了图1A的IC的部件的前视图。图2A、图2B、图2C和图2D示出了根据各种实施例的包括电源栅极的另一IC的部件，其中：图2A示出了IC的部件的三维视图；图2B示出了图2A的IC的部件的侧视图；图2C示出了图2A的IC的部件的顶视图；以及图2D示出了图2A的IC的部件的前视图。图3示出了根据各种实施例的示例性电子装置。具体实施方式描述了用于多个背侧电压平面的电源门控。以下具体实施方式参考了附图。在不同附图中可以使用相同附图标记指代相同或相似的元件。在以下描述中，出于解释的目的而非限制的目的，阐述了具体细节，例如特定结构、架构、接口、技术等，以便提供对所要求保护的实施例的各种方面的透彻理解。不过，对受益于本公开的本领域技术人员而言将显而易见的是，可以在背离这些具体细节的其它示例中实践所要求保护的实施例的各种方面。在某些实例中，省略或简化了对公知器件、电路、集成电路设计布局和方法的描述，以免因不必要的细节使本公开的实施例的描述难以理解。此外，应当理解，图中示出的各种实施例是示例性表示并且未必是按比例绘制的。例如，为清楚起见，可以放大衬底、层、区域等的厚度。此外，要理解的是，图中所示的各种实施例可以包括存在、但可以从特定的一个或多个图中的视图隐藏的元件。可以使用本领域技术人员常用的术语来描述例示性实施例的各种方面以向本领域其它技术人员传达其工作的实质。不过，对本领域的技术人员而言显而易见的是，可以仅利用所述方面中的一些来实践替代的实施例。出于解释的目的，可以阐述具体的数量、材料和配置，以便提供对例示性实施例的透彻理解。然而，对于本领域中的技术人员将显而易见的是，可以在没有所述具体细节的情况下实践替代的实施例。在其它实例中，省略或简化了公知的特征，以免使例示性实施例难以理解。重复地使用短语“在实施例中”、“在各种实施例中”、“在一些实施例中”等。该短语通常不指代同一实施例；不过，其因此可以指代相同或不同实施例中的一个或多个。术语“包括”、“具有”和“包含”是同义的，除非上下文做出其它表述。短语“A或B”表示(A)、(B)或(A和B)。以下描述中可以仅出于参考的目而使用某些术语，并且因此这些术语并非旨在进行限制。例如，诸如“上部”、“下部”、“上方”和“下方”以及“之下”等基于方位的描述可以指代图中进行参考的方向。对于另一示例，诸如“前”、“后”、“顶部”、“底部”、“后方”和“侧面”等术语可以描述部件的部分在一致但任意的参照系内的取向和/或位置，通过参考描述所讨论部件的文字和相关联附图可以清楚地了解这些取向和/或位置。这种术语可以包括上面具体提及的词语、它们的衍生词语以及类似意义的词语。这样的描述仅仅用于方便论述，而并非旨在将本文描述的实施例的应用限制于任何特定取向。本文中可以使用术语“与……耦合”或“耦合到”、连同其衍生用法。“耦合”可以表示如下一种或多种情况。“耦合”可以表示两个或更多元件直接物理或电接触。不过，“耦合”还可以表示两个或更多元件彼此间接接触，但仍然彼此合作或交互，并且可以表示一个或多个其它元件耦合或连接于被说成彼此耦合的元件之间。术语“直接耦合”可以表示两个或更多元件直接接触。应当理解，在诸如层、区域或衬底的元件被称为在另一个元件“上”时，它可以直接在另一元件上，或者也可以存在居间元件。此外，应当理解，在元件被称为在另一元件“上”时，它可以在另一元件“上”，无论元件处于竖直取向、水平取向还是倾斜取向中。此外，说到第一特征形成、沉积或通过其它方式设置于第二特征上可以表示第一特征形成、沉积或设置于第二特征之上，并且第一特征的至少一部分可以与第二特征的至少一部分直接接触(例如，直接物理和/或电接触)或间接接触(例如，在第一特征和第二特征之间具有一个或多个其它特征)。各种操作可以以对理解例示性实施例最有帮助的方式被依次描述为多个分立操作，不过，不应将描述的次序解释为暗示这些操作必然依赖于次序。具体而言，不需要按照表达的次序执行这些操作。此外，示例性实施例可以被描述为过程或操作流程，该过程或操作流程被描绘为流程图、流程框图、数据流图、结构图或框图。虽然流程图可以将操作描述为顺序的过程或操作流程，但是这些操作中的很多操作可以并行、并发或同时执行。此外，操作的顺序可以被重新布置。在完成其操作时，可以终止过程或操作流，但也可以具有图中未包括的附加操作。过程或操作流可以对应于方法、功能、程序、子例程、子程序等。在过程或操作流对应于功能时，其终止可以对应于功能返回到调用功能和/或主功能。实施例可以包括用于多个背侧电压平面的电源门控。可以被称为芯片上PDN的IC上的电源分配(或输送)网络(PDN)可以包括芯片外或芯片上交流到直流(AC到DC)转换器、芯片外或芯片上DC到DC转换器、以及IC，IC可以包括可以被称为一个或多个模块的一个或多个内核。AC到DC转换器可以从外部电压源得到电源并将AC电流转换为高电压DC电流。可以被称为全局电源或全局电源平面的电压源可以包括电源电压，其可以被称为Vcc。DC电流可以被提供到DC到DC转换器，其可以将高电压DC电流转换为低电压DC电流，以提供由内核使用的电源，其可以被称为局部电源或局部电源平面。PDN还可以包括可以被称为一条或多条传输线路的一条或多条导线、或者从全局电源到局部电源到IC的内核的电源路径中的其它互连。PDN还可以包括电压地，其可以被称为Vss，其可以为全局电源或局部电源提供地。本文中的实施例可以包括芯片上电源栅极，其用于关闭通往IC或IC的内核的全局电源。电源门控可以是用于在IC、内核或子部件不处于活动模式中时关闭通往IC、IC的内核或IC的子部件的全局电源的机制。因此，为诸如中央处理单元(CPU)或调制解调器的IC供电可能涉及电源门控，其中可以通过例如使用晶体管来切换诸如全局电源平面和局部电源平面的不同电压平面。用于切换电压本文档来自技高网...

【技术保护点】
1.一种集成电路(IC)，包括：输入电源线；电源栅极，其包括：第一晶体管，所述第一晶体管包括：包括第一输入端子的第一源极扩散部和包括第一输出端子的第一漏极扩散部；第二晶体管，所述第二晶体管包括：包括第二输入端子的第二源极扩散部和包括第二输出端子的第二漏极扩散部；栅极，其中所述栅极的第一部分在所述第一源极扩散部和所述第一漏极扩散部之间，并且其中所述栅极的第二部分在所述第二源极扩散部和所述第二漏极扩散部之间；源极线，所述源极线将所述第一输入端子与所述第二输入端子耦合；以及漏极线，所述漏极线将所述第一输出端子与所述第二输出端子耦合；第一过孔，所述第一过孔将所述输入电源线与所述第一输入端子耦合；输出电源线；以及第二过孔，所述第二过孔将所述第二输出端子与所述输出电源线耦合。

【技术特征摘要】
2018.04.02 US 15/943,5301.一种集成电路(IC)，包括：输入电源线；电源栅极，其包括：第一晶体管，所述第一晶体管包括：包括第一输入端子的第一源极扩散部和包括第一输出端子的第一漏极扩散部；第二晶体管，所述第二晶体管包括：包括第二输入端子的第二源极扩散部和包括第二输出端子的第二漏极扩散部；栅极，其中所述栅极的第一部分在所述第一源极扩散部和所述第一漏极扩散部之间，并且其中所述栅极的第二部分在所述第二源极扩散部和所述第二漏极扩散部之间；源极线，所述源极线将所述第一输入端子与所述第二输入端子耦合；以及漏极线，所述漏极线将所述第一输出端子与所述第二输出端子耦合；第一过孔，所述第一过孔将所述输入电源线与所述第一输入端子耦合；输出电源线；以及第二过孔，所述第二过孔将所述第二输出端子与所述输出电源线耦合。2.根据权利要求1所述的IC，其中在所述栅极导通时，所述第一源极扩散部的所述第一输入端子从所述输入电源线接收通过所述第一过孔的电流，其中所述第二源极扩散部的所述第二输入端子从所述第一源极扩散部的所述第一输入端子接收通过所述源极线的所述电流的第一部分，其中所述第二漏极扩散部的所述第二输出端子从所述第二源极扩散部的所述第二输入端子接收所述栅极下方的所述电流的第一部分，其中所述第一漏极扩散部的所述第一输出端子从所述第一源极扩散部的所述第一输入端子接收所述栅极下方的所述电流的第二部分，其中所述第二漏极扩散部的所述第二输出端子从所述第一漏极扩散部的所述第一输出端子接收通过所述漏极线的所述电流的所述第二部分，并且其中所述输出电源线从所述第二漏极扩散部的所述第二输出端子接收通过所述第二过孔的所述电流的所述第一部分和所述电流的所述第二部分。3.根据权利要求1或2所述的IC，还包括：下平面，其中所述输入电源线和所述输出电源线在所述下平面上；以及上平面，其中所述源极线和所述漏极线在所述上平面上。4.根据权利要求1或2所述的IC，其中所述输入电源线与全局电源耦合，并且其中所述输出电源线与局部电源耦合。5.根据权利要求1或2所述的IC，其中所述第一晶体管和所述第二晶体管是P型金属氧化物半导体(PMOS)晶体管或N型金属氧化物半导体(NMOS)晶体管。6.根据权利要求1或2所述的IC，其中所述第一晶体管是PMOS晶体管或NMOS晶体管，并且其中所述第二晶体管是PMOS晶体管或NMOS晶体管。7.根据权利要求1或2所述的IC，其中所述电源栅极是第一电源栅极，并且其中所述IC还包括与所述第一电源栅极竖直耦合的第二电源栅极。8.根据权利要求1或2所述的IC，其中所述电源栅极是第一电源栅极，并且其中所述IC还包括：另一输入电源线；第二电源栅极，其包括：第三晶体管，所述第三晶体管包括：包括第三输入端子的第三源极扩散部和包括第三输出端子的第三漏极扩散部；第四晶体管，所述第四晶体管包括：包括第四输入端子的第四源极扩散部和包括第四输出端子的第四漏极扩散部；另一栅极，其中所述另一栅极的第一部分在所述第三源极扩散部和所述第三漏极扩散部之间，并且其中所述另一栅极的第二部分在所述第四源极扩散部和所述第四漏极扩散部之间；以及另一源极线，所述另一源极线将所述第三输入端子与所述第四输入端子耦合；另一漏极线，所述另一漏极线将所述第三输出端子与所述第四输出端子耦合；第三过孔，所述第三过孔将所述另一输入电源线与所述第三输入端子耦合；以及第四过孔，所述第四过孔将所述第四输出端子与所述输出电源线耦合。9.一种集成电路(IC)，包括：输入电源线；电源栅极，其包括：第一晶体管，所述第一晶体管包括：包括第一输入端子的第一源极扩散部和包括第一输出端子的第一漏极扩散部，其中所述第一源极扩散部将所述输入电源线与所述第一输入端子耦合；第二晶体管，所述第二晶体管包括：包括第二输入端子的第二源极扩散部和包括第二输出端子的第二漏极扩散部；栅极，其中所述栅极的第一部分在所述第一源极扩散部和所述第一漏极扩散部之间，并且其中所述栅极的第二部分在所述第二源极扩散部和所述第二漏极扩散部之间；源极线，所述源极线将所述第一输入端子与所述第二输入端子耦合；以及漏极线，所述漏极线将所述第一输出端子与所述第二输出端子耦合；以及输出电源线，其中所述第二漏极扩散部将所述第二输出端子与所述输出电源线耦合。10.根据权利要求9所述的IC，其中在所述栅极导通时，所述第一源极扩散部的所述第一输入端子从所述输入电源线接收通过所述第一源极扩散部的电流，其中所述第二源极扩散部的所述第二输入端子从所述第一源极扩散部的所述第一输入端子接收通过所述源极线的所述电流的第一部分，其中所述第二漏极扩散部的所述第二输出端子从所述第二源极扩散部的所述第二输入端子接收所述栅极下方的所述电流的第一部分，其中所述第一漏极扩散部的所述第一输出端子从所述第一源极扩散部的所述第一输入端子接收所述栅极下方的所述电流的第二部分，其中所述第二漏极扩散部的所述第二输出端子从所述第一漏极扩散部的所述第一输出端子接收通过所述漏极线的所述电流的所述第二部分，并且其中所述输出电源线从所述第二漏极扩散部的所述第二输出端子接收通过所述第二漏极扩散部的所述电流的所述第一部分和所述电流的所述第二部分。11.根据权利要求9或10所述的IC，还包括：下平面，其中所述输入电源线和所述输出电源线在所述下平面上；以及上平面，其中所述源极线和所述漏极线在所述上平面上。12.根据权利要求9或10所述的IC，其中所述电源栅极是第一电源栅极，并且其中所述IC还包括竖直耦合在所述第一电源栅极的顶部上的第二电源栅极。13.根据权利要求9所述的IC，其中所述电源栅极是第一电源栅极，并且其中所述IC还包括：另一输入电源线；第二电源栅极，其包括：第三晶体管，所述第三晶体管包括：包括第三输入端子的第三源极扩散部和包括第三输出端子的第三漏极扩散部，其中所述第三源极扩散部将所述另一输入电源线与所述第三输入端子耦合；第四晶体管，所述第四晶体管包括：包括第四输入端子的第四源极扩散部和包括第四输出端子的第四漏极扩散部，其中所述第四漏极扩散部将所述输出端子与所述输出电源线耦合；另一栅极，其中所述另一栅极的第一部分在所述第三源极扩散部和所述第三漏极扩散部之间，并且其中所述另一栅极的第二部分在所述第四源极扩散部和所述第四漏极扩散部之间；另一源极线，所述另一源极线将所述第三输入端子与所述第四输入端子耦合；另一漏极线，所述另一漏极线将所述第三输出端子与所述第四输出端子耦合。14.一种板，包括：存储器，其存储指令；以及处理器，其与所述存储器耦合以执行所述指令，所述处理器包括：输入电源线；电源栅极，其包括：输入晶体管，所述输入晶体管包括：包括输入端子的第一输入扩散部和包括第一通道端子的第一输出扩散部；输出晶体管，所述输出晶体管包括：包括第二通道端子的第二输入扩散部和包括输出端子的第二输出扩散部；栅极，其中所...

【专利技术属性】
技术研发人员：S·A·奥尔森，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US