一种阵列基板及其制作方法、显示面板和显示装置制造方法及图纸

本申请公开了一种阵列基板及其制作方法、显示面板和显示装置，用于降低显示器件发生DGS的概率，提高阵列基板的良率。其中的阵列基板包括：衬底基板、位于所述衬底基板上的源漏极金属层，以及位于所述源漏极金属层上的无机绝缘层；其中，所述阵列基板包括显示区域和包围显示区域的外围区域，所述无机绝缘层在所述显示区域具有第一厚度，在所述外围区域具有第二厚度，所述第一厚度小于所述第二厚度。

An array substrate and its fabrication method, display panel and display device

【技术实现步骤摘要】
一种阵列基板及其制作方法、显示面板和显示装置
本申请涉及半导体
，尤其涉及一种阵列基板及其制作方法、显示面板和显示装置。
技术介绍
请参见图1，显示器件的阵列基板中，源漏极金属层上通常设置有绝缘层101，以保护源漏极金属层102。由于源漏极金属层102通常均为双层金属层结构，例如为双层铜(Cu)结构，如果绝缘层101是采用较高致密结构的氧化硅(SIO)，会导致源漏极金属层102被氧化。因此，目前的绝缘层101采用致密性较低的结构。但是，绝缘层101的致密性较低，会导致从而在显示面板的外围走线区域(如图1中的区域A和区域B)由于后续的刻蚀工艺被腐蚀，从而出现类似尖端放电现象，如图2所示，容易发生数据线栅线短路(DataGateShort，DGS)，导致产品良率较低。
技术实现思路
本申请提供一种阵列基板及其制作方法、显示面板和显示装置，用于降低显示器件发生DGS的概率，提高阵列基板的良率。第一方面，本申请实施例提供一种阵列基板，该阵列基板包括：衬底基板、位于所述衬底基板上的源漏极金属层，以及位于所述源漏极金属层上的无机绝缘层；其中，所述阵列基板包括显示区域和包围显示区域的外围区域，所述无机绝缘层在所述显示区域具有第一厚度，在所述外围区域具有第二厚度，所述第一厚度小于所述第二厚度。在一种可能的实施方式中，所述第二厚度与所述第一厚度之间的差值大于或等于所述第一厚度的1/3，且小于所述第一厚度的2/3。在一种可能的实施方式中，所述第一厚度在[300nm，400nm]范围内。在一种可能的实施方式中，还包括：位于所述显示区域的无机绝缘层上的有机绝缘层。在一种可能的实施方式中，所述有机绝缘层的厚度大于所述第二厚度与所述第一厚度之间的差值。在一种可能的实施方式中，还包括：电极层，所述电极层通过贯穿所述无机绝缘层和所述有机绝缘层之间的过孔，与所述源漏极金属层电连接。在一种可能的实施方式中，还包括：位于所述衬底基板与所述源漏极金属层之间的有源层、栅极绝缘层、栅极层，其中，所述有源层靠近所述衬底基板，所述栅极层靠近所述源漏极金属层。第二方面，本申请实施例提供一种OLED显示面板，该OLED显示面板包括如第一方面任一项所述的阵列基板。第三方面，本申请实施例提供一种显示装置，该显示装置包括如第二方面所述的OLED显示面板。第四方面，本申请实施例提供一种阵列基板的制作方法，所述阵列基板包括显示区域和包围显示区域的外围区域，所述方法包括：在衬底基板上制作源漏极金属层；在所述源漏极金属层上沉积一层无机绝缘层，并对所述无机绝缘层进行减薄处理，使得所述无机绝缘层在所述显示区域具有第一厚度，在所述外围区域具有第二厚度，所述第一厚度小于所述第二厚度。在一种可能的实施方式中，还包括：在位于所述显示区域的无机绝缘层上沉积一层有机绝缘层；对所述有机绝缘层进行图案化处理，形成第一过孔；对所述无机绝缘层进行刻蚀处理，形成第二过孔；在所述有机绝缘层上形成电极层，其中，所述电极层通过所述第一过孔和所述第二过孔与所述源漏极金属层电连接。在一种可能的实施方式中，在衬底基板上制作源漏极金属层之前，还包括：在所述衬底基板上依次形成有源层、栅极绝缘层和栅极层。本申请实施例提供的阵列基板的外围区域的无机绝缘层的厚度大于显示区域的无机绝缘层的厚度，所以即使无机绝缘层的致密性较低，后续针对外围区域进行刻蚀工艺，会尽量降低外围区域因刻蚀工艺被腐蚀的程度，从而减小DGS的概率，提供产品良率。附图说明图1为现有技术的阵列基板的一种结构示意图；图2为图1所示结构发生DGS的示意图；图3为本申请实施例提供的阵列基板的一种结构示意图；图4为本申请实施例提供的阵列基板的一种结构示意图；图5为本申请实施例提供的阵列基板的制作方法的流程示意图；图6为本申请实施例提供的制作阵列基板过程中所涉及到的结构示意图；图7为现有技术的阵列基板和本申请实施例提供的阵列基板的外围区域的腐蚀结果示意图。具体实施方式为了使得本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。目前的阵列基板源漏极金属层上的无机绝缘层通常为双层金属层结构，为了尽量避免无机绝缘层对源漏极金属层的氧化，通常采用致密性较低的无机绝缘膜。但是如果无机绝缘膜的致密性较低，后续对阵列基板的外围区域进行刻蚀工艺会腐蚀外围区域的无机绝缘膜，使得外围区域发生DGS。鉴于此，本申请实施例提供了一种阵列基板，可以使得后续对阵列基板的外围区域进行刻蚀工艺时，降低外围区域因刻蚀工艺被腐蚀的程度，从而减小DGS的概率，提供产品良率。具体的，参见图3，本申请实施例提供一种阵列基板，该阵列基板包括衬底基板301、位于衬底基板301上的源漏极金属层302，以及位于源漏极金属层302上的无机绝缘层303；其中，阵列基板包括显示区域O和包围显示区域O的外围区域(A、B)，无机绝缘层303在显示区域O具有第一厚度，在外围区域(A、B)具有第二厚度，第一厚度小于第二厚度。由于阵列基板的外围区域(A、B)的无机绝缘层303的厚度大于显示区域O的无机绝缘层303的厚度，所以可以采用致密性较低的无机绝缘层303，既可以降低对源漏极金属层302的氧化，又可以降低外围区域(A、B)因刻蚀工艺被腐蚀的程度，从而减小DGS的概率。在一种可能的实施方式中，第二厚度与第一厚度之间的差值大于或等于第一厚度的1/3，且小于第一厚度的2/3。例如，通常来说，第一厚度过大，导致阵列基板的电容较小，这就阵列基板的显示区域O的显示不良；而第一厚度过小，导致无机绝缘层303下面的源漏极金属层302不能得到更好的保护，所以，在本申请实施例中，第一厚度可以在[300nm，400nm]范围内，既能较好地保护源漏极金属层302，又保证了阵列基板的电容较大，保证显示区域O的显示较良。相对的，第二厚度可以比第一厚度大100nm-200nm，如果第二厚度可以在[400nm，600nm]范围内。进一步地，请参见图4，在本申请实施例中，位于显示区域O上的无机绝缘层303上还设置有有机绝缘层304，以保护显示区域O的膜层。在一种可能的实施方式中，该有机绝缘层304的厚度大于第二厚度与第一厚度之间的差值。另外，本申请实施例所提供的阵列基板还设置有与源漏极金属层302电连接的电极层305。其中，无机绝缘层303可以设置过孔，同时有机绝缘层304也设置过孔，电极层305可以贯穿无机绝缘层303和有机绝缘层304之间的过孔，与源漏极金属层302电连接。除此之外，阵列基板还可以包括一些必要的膜层，例如，位于衬底基板301与源漏极金属层302之间的有源层、栅极绝缘层、栅极层等，其中，有源层靠近衬底基板301，栅极层靠近源漏极金属层302。请参见图5，基于同一专利技术构思，本申请实施例还提供了一种上述阵列基板的制作方法。下面结合图6，介绍本申请实施例提供的阵列基板的制作方法，该方法的具体流程如下：步骤S501、在衬底基板301上制作源漏极金属层302。其中，在衬底基板301上本文档来自技高网...

【技术保护点】
1.一种阵列基板，其特征在于，包括：衬底基板、位于所述衬底基板上的源漏极金属层，以及位于所述源漏极金属层上的无机绝缘层；其中，所述阵列基板包括显示区域和包围显示区域的外围区域，所述无机绝缘层在所述显示区域具有第一厚度，在所述外围区域具有第二厚度，所述第一厚度小于所述第二厚度。

【技术特征摘要】
1.一种阵列基板，其特征在于，包括：衬底基板、位于所述衬底基板上的源漏极金属层，以及位于所述源漏极金属层上的无机绝缘层；其中，所述阵列基板包括显示区域和包围显示区域的外围区域，所述无机绝缘层在所述显示区域具有第一厚度，在所述外围区域具有第二厚度，所述第一厚度小于所述第二厚度。2.如权利要求1所述的阵列基板，其特征在于，所述第二厚度与所述第一厚度之间的差值大于或等于所述第一厚度的1/3，且小于所述第一厚度的2/3。3.如权利要求1所述的阵列基板，其特征在于，所述第一厚度在[300nm，400nm]范围内。4.如权利要求1-3任一所述的阵列基板，其特征在于，还包括：位于所述显示区域的无机绝缘层上的有机绝缘层。5.如权利要求4所述的阵列基板，其特征在于，所述有机绝缘层的厚度大于所述第二厚度与所述第一厚度之间的差值。6.如权利要求4所述的阵列基板，其特征在于，还包括：电极层，所述电极层通过贯穿所述无机绝缘层和所述有机绝缘层之间的过孔，与所述源漏极金属层电连接。7.如权利要求6所述的阵列基板，其特征在于，还包括：位于所述衬底基板与所述源漏极金属层之间的有源层、栅极...

【专利技术属性】
技术研发人员：王明，
申请(专利权)人：京东方科技集团股份有限公司，合肥鑫晟光电科技有限公司，
类型：发明
国别省市：北京,11