一种运算放大器电路制造技术

本发明专利技术公开了一种运算放大器电路，包括相互连接的运放共模反馈回路、共模稳定性补偿电路、差分信号放大电路、第二级电路静态电流控制电路和差模稳定性补偿电路，差分信号放大电路包括运放第一级电路和运放第二级电路，运放共模反馈回路包括运算放大器、与运算放大器输出端连接的MOS器件、分别与运算放大器同相输入端连接的第五电阻和第六电阻，共模稳定性补偿电路包括第三电容以及分别与第三电容连接的第三电阻和第四电阻。本发明专利技术在信号通路提供两级放大，保证了足够的直流增益，两级放大后通过NMOS管输出，使其对后级电路的带载能力大大增强，后级的输入电抗几乎对该运放直流增益、带宽及稳定性不产生影响，可实现对差分信号的放大与跟踪。

An Operational Amplifier Circuit

【技术实现步骤摘要】
一种运算放大器电路
本专利技术属于模拟电路
，具体涉及一种运算放大器电路。
技术介绍
运算放大器作为一种基本电路单元，被广泛应用于反馈系统中，实现对输入信号的精确放大或跟踪，成为信息系统的重要基础与组成部分。为满足不同应用需求，工业界及学术界一直将其作为重点研究对象，进行了深入的研究，各种架构层出不穷，但其直流增益、带宽、稳定性及带载能力之间常常存在折中，不能兼顾。
技术实现思路
本专利技术的目的是为了解决现有技术中存在的技术问题，提供一种具有足够直流增益、能大大增强带载能力且对带宽和稳定性不产生影响的运算放大器电路。为了达到上述目的，本专利技术采用以下技术方案：一种运算放大器电路，包括相互连接的运放共模反馈回路、共模稳定性补偿电路、差分信号放大电路、第二级电路静态电流控制电路和差模稳定性补偿电路，所述差分信号放大电路包括运放第一级电路和运放第二级电路，所述运放共模反馈回路包括运算放大器、与运算放大器输出端连接的MOS器件、分别与运算放大器同相输入端连接的第五电阻和第六电阻，所述共模稳定性补偿电路包括第三电容以及分别与第三电容连接的第三电阻和第四电阻，所述差模稳定性补偿电路包括第一电阻、第一电容、第二电阻和第二电容，所述第一电阻与第一电容串联，所述第二电阻与第二电容串联。进一步地，该运算放大器电路包括运算放大器、模拟电路电源、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管、第十三NMOS管、第十四NMOS管、第十五NMOS管、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第一电容、第二电容和第三电容，所述第一PMOS管的源极、第二PMOS管的源极、第三PMOS管的源极、第四PMOS管的源极、第五PMOS管的源极、第六PMOS管的源极、第六NMOS管的漏极、第九NMOS管的漏极、第十四NMOS管的漏极、第十五NMOS管的漏极分别与模拟电路电源连接，所述第三NMOS管的源极、第四NMOS管的源极、第七NMOS管的源极、第八NMOS管的源极、第十NMOS管的源极、第十一NMOS管的源极、第十二NMOS管的源极分别接模拟地，所述运算放大器的同相输入端为输出共模电压控制端，所述运算放大器的输出端分别与第一PMOS管的栅极和第二PMOS管的栅极连接，所述第一PMOS管的漏极分别与第三PMOS管的漏极、第三电阻的一端、第一电容的一极、第一NMOS管的漏极、第六NMOS管的栅极连接，所述第一电容的另一极与第一电阻的一端连接，所述第一电阻的另一端与第六电阻的一端连接，所述第六电阻的另一端分别与第五电阻的一端和运算放大器的反相输入端连接，所述第五电阻的另一端与第六电阻之间为差分信号输出端，所述第五电阻的另一端与第二电阻的一端连接，所述第二电阻的另一端与第二电容的一极连接，所述第二电容的另一极分别与第四电阻的一端、第二PMOS管的漏极、第五PMOS管的漏极、第十四NMOS管的栅极、第二NMOS管的漏极连接，所述第四电阻的另一端分别与第三电阻的另一端和第三电容的一极连接，所述第三电容的另一极分别与第一PMOS管的栅极和第二PMOS管的栅极连接，所述第五PMOS管的栅极与第三PMOS管的栅极之间为第一偏置电压输入端，所述第二NMOS管的栅极与第一NMOS管的栅极之间为差分输入信号端，所述第二NMOS管的源极与第一NMOS管源极连接后与第三NMOS管的漏极连接，所述第三NMOS管的栅极为第二偏置电压输入端，所述第十四NMOS管的源极与第十NMOS管的漏极连接，所述第十NMOS管的栅极分别与第十一NMOS管的栅极和第十二NMOS管的栅极连接，所述第十一NMOS管的漏极分别与第六PMOS管的漏极和第十五NMOS管的栅极连接，所述第十五NMOS管的源极分别与第十二NMOS管的漏极和第五电阻的另一端连接，所述第六NMOS管的源极与第四NMOS管的漏极连接，所述第四NMOS管的栅极分别与第七NMOS管的栅极和第八NMOS管的栅极连接，所述第七NMOS管的漏极分别与第四PMOS管的漏极和第九NMOS管的栅极连接，所述第四PMOS管的栅极与第六PMOS管的栅极之间为第三偏置电压输入端，所述第九NMOS管的源极分别与第八NMOS管的漏极和第六电阻的一端连接。本专利技术相对现有技术具有以下有益效果：本专利技术的运算放大器电路包括运放共模反馈回路、共模稳定性补偿电路、差分信号放大电路、第二级电路静态电流控制电路和差模稳定性补偿电路，其中差分信号放大电路包括运放第一级电路和运放第二级电路，具体地讲：运算放大器，第一PMOS管，第二PMOS管，分别从第一PMOS管、第二PMOS管到差分信号输出端的各MOS器件，第五电阻，第六电阻共同构成运放共模反馈回路，决定了差分信号输出端的共模电平等于输出共模电压控制端的电平；第三电阻、第四电阻和第三电容构成的共模稳定性补偿电路提供运放共模反馈回路稳定性补偿；第一NMOS管，第二NMOS管，第三NMOS管，分别从第一NMOS管、第二NMOS管到差分信号输出端的各MOS器件共同构成差分信号放大电路，第一电阻、第一电容、第二电阻、第二电容构成的差模稳定性补偿电路提供差模稳定性补偿；其中第一NMOS管、第二NMOS管、第三NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第五PMOS管构成运放第一级电路，第三NMOS管提供第一级静态偏置电流，第三PMOS管、第五PMOS管提供部分上拉电流；第六NMOS管、第四NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第四PMOS管，第十四NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管、第十五NMOS管、第六PMOS管构成运放第二级电路，实现输出级上下拉功能，分别由第四PMOS管、第六PMOS管提供静态偏置电流；借助运放共模反馈回路，第八NMOS管、第四NMOS管和第七NMOS管的宽长比以及流过第四PMOS管的静态电流决定了流过第八NMOS管、第四NMOS管的静态电流；借助运放共模反馈回路，第十NMOS管、第十二NMOS管和第十一NMOS管的宽长比以及流过第六PMOS管的静态电流决定了流过第十NMOS管、第十二NMOS管的静态电流；第二偏置电压输入端，第三偏置电压输入端，第一偏置电压输入端分别为第三NMOS管，第四PMOS管、第六PMOS管，第三PMOS管、第五PMOS管提供相对应的偏置电流。本专利技术在信号通路提供两级放大，保证了足够的直流增益，两级放大后通过NMOS管输出，使其对后级电路的带载能力大大增强，后级的输入电抗几乎对该运放直流增益、带宽及稳定性不产生影响，配合外围电路可实现对差分信号的放大与跟踪。附图说明图1为本专利技术的电路原理图。本专利技术附图标记含义如下：OP1、运算放大器；AVCC、模拟电路电源；AGND、模拟地；MP1、第一PMOS管；MP2、第二PMOS管；MP3、第三PMOS管；MP4、第四PMOS管；MP5、第五PMOS管；MP6、第六PMOS管；MN1、第一NMOS管；MN2、第本文档来自技高网...

【技术保护点】
1.一种运算放大器电路，其特征在于：包括相互连接的运放共模反馈回路、共模稳定性补偿电路、差分信号放大电路、第二级电路静态电流控制电路和差模稳定性补偿电路，所述差分信号放大电路包括运放第一级电路和运放第二级电路，所述运放共模反馈回路包括运算放大器（OP1）、与运算放大器（OP1）输出端连接的MOS器件、分别与运算放大器（OP1）同相输入端连接的第五电阻（R5）和第六电阻（R6），所述共模稳定性补偿电路包括第三电容（C3）以及分别与第三电容（C3）连接的第三电阻（R3）和第四电阻（R4），所述差模稳定性补偿电路包括第一电阻（R1）、第一电容（C1）、第二电阻（R2）和第二电容（C2），所述第一电阻（R1）与第一电容（C1）串联，所述第二电阻（R2）与第二电容（C2）串联。

【技术特征摘要】
1.一种运算放大器电路，其特征在于：包括相互连接的运放共模反馈回路、共模稳定性补偿电路、差分信号放大电路、第二级电路静态电流控制电路和差模稳定性补偿电路，所述差分信号放大电路包括运放第一级电路和运放第二级电路，所述运放共模反馈回路包括运算放大器（OP1）、与运算放大器（OP1）输出端连接的MOS器件、分别与运算放大器（OP1）同相输入端连接的第五电阻（R5）和第六电阻（R6），所述共模稳定性补偿电路包括第三电容（C3）以及分别与第三电容（C3）连接的第三电阻（R3）和第四电阻（R4），所述差模稳定性补偿电路包括第一电阻（R1）、第一电容（C1）、第二电阻（R2）和第二电容（C2），所述第一电阻（R1）与第一电容（C1）串联，所述第二电阻（R2）与第二电容（C2）串联。2.根据权利要求1所述的一种运算放大器电路，其特征在于：包括运算放大器（OP1）、模拟电路电源（AVCC）、第一PMOS管（MP1）、第二PMOS管（MP2）、第三PMOS管（MP3）、第四PMOS管（MP4）、第五PMOS管（MP5）、第六PMOS管（MP6）、第一NMOS管（MN1）、第二NMOS管（MN2）、第三NMOS管（MN3）、第四NMOS管（MN4）、第五NMOS管（MN5）、第六NMOS管（MN6）、第七NMOS管（MN7）、第八NMOS管（MN8）、第九NMOS管（MN9）、第十NMOS管（MN10）、第十一NMOS管（MN11）、第十二NMOS管（MN12）、第十三NMOS管（MN13）、第十四NMOS管（MN14）、第十五NMOS管（MN15）、第一电阻（R1）、第二电阻（R2）、第三电阻（R3）、第四电阻（R4）、第五电阻（R5）、第六电阻（R6）、第一电容（C1）、第二电容（C2）和第三电容（C3），所述第一PMOS管（MP1）的源极、第二PMOS管（MP2）的源极、第三PMOS管（MP3）的源极、第四PMOS管（MP4）的源极、第五PMOS管（MP5）的源极、第六PMOS管（MP6）的源极、第六NMOS管（MN6）的漏极、第九NMOS管（MN9）的漏极、第十四NMOS管（MN14）的漏极、第十五NMOS管（MN15）的漏极分别与模拟电路电源（AVCC）连接，所述第三NMOS管（MN3）的源极、第四NMOS管（MN4）的源极、第七NMOS管（MN7）的源极、第八NMOS管（MN8）的源极、第十NMOS管（MN10）的源极、第十一NMOS管（MN11）的源极、第十二NMOS管（MN12）的源极分别接模拟地（AGND），所述运算放大器（OP1）的同相输入端为输出共模电压控制端（Vcom），所述运算放大器（OP1）的输出端分别与第一PMOS管（MP1）的栅极和第...

【专利技术属性】
技术研发人员：唐太平，
申请(专利权)人：唐太平，
类型：发明
国别省市：甘肃,62