一种减小GaN HEMT功率模块封装寄生电感的DBC板布局方法技术

本发明专利技术涉及一种减小GaN HEMT功率模块封装寄生电感的DBC板布局方法，属于半导体封装技术领域，其中在DBC板上贴覆有电路设计布局的元器件，该元器件包括GaN芯片、MOS芯片、门极电阻及功率端子，DBC板上包括源极区、漏极区、门极区，GaN芯片、MOS芯片、门极电阻与DBC板之间通过锡膏回流焊接，GaN芯片、MOS芯片、门极电阻及功率端子之间留有的闲置空间为DBC板上的覆铜，本发明专利技术通过对DBC板的合理布局，通过改善DBC板表面覆铜的寄生电感，减小了因为GaN器件高频由于封装形式寄生过大而造成的损耗，实现了高频率GaN功率模块结构封装的方法。

A DBC Board Layout Method for Reducing the Parasitic Inductance of GaN HEMT Power Module Packaging

【技术实现步骤摘要】
一种减小GaNHEMT功率模块封装寄生电感的DBC板布局方法
本专利技术属于半导体封装
，尤其是一种减小GaNHEMT功率模块封装寄生电感的DBC板布局方法。
技术介绍
GaNHEMT功率模块的DBC板布局主要是将所用到的MOS芯片、GaN芯片、电阻和功率端子合理的分布在DBC板上，在对模块中的DBC进行设计时，要考虑热应力设计、电路结构设计和EMC设计，与此同时还应考虑到设计中可能存在兼容性不够和热应力设计不合理的问题。GaNHEMT器件目前市场主要以单管为主，应用较为麻烦，需要设置驱动电路，且散热麻烦。
技术实现思路
本专利技术的目的是设计一种减小GaNHEMT功率模块封装寄生电感的DBC板布局方法，使GaN芯片能模块化使用，该方法不仅兼容性高，提高了DBC板的使用率，还有效的降低寄生电感参数。本专利技术采用的技术方案是：一种减小GaNHEMT功率模块封装寄生电感的DBC板布局方法，其中在DBC板上贴覆有电路设计布局的元器件，该元器件包括GaN芯片、MOS芯片、门极电阻及功率端子，所述的DBC板上包括源极区、漏极区、门极区，关键在于，所述的GaN芯片、MOS芯片、门极电阻与DBC板之间通过锡膏回流焊接，所述的GaN芯片、MOS芯片、门极电阻及功率端子之间留有的闲置空间为DBC板上的覆铜。所述的闲置空间通过现安装于DBC板上的元器件数量小于该DBC板原设计布局元器件数量而获得；或者是，所述闲置空间通过改变DBC板上原设计布局的元器件安装位置而获得。所述的门极区位于DBC板的边侧区域，门极区分布有门极电阻，GaN芯片、MOS芯片通过门极电阻与门极区连接，并通过导线引出。所述的漏极区位于DBC板的上部区域，源极区位于DBC板的下部区域，所述的GaN芯片与漏极区借助引线连接，所述的MOS芯片的源极借助引线与源极区连接，源极区、漏极区借助功率端子引出。本专利技术的有益效果是：所述闲置空间覆铜主要是为了后续封装大功率模块时增加多颗芯片留有空间，使模块DBC板兼容性更强，减少设计成本；该布局方法实现了GaN芯片在功率模块方向的应用，布局电路走向距离短，回路小，最大限度的减少了元器件空间，减小寄生电感，继而减小因器件使用时带来的损耗和芯片性能下降的问题；驱动回路和电源回路分开设置，避免互相干扰，且DBC板布局适应多种电流的能力，使模块具有更大的电流密度，同时模块中的电流回路段使内部芯片在工作过程中减小不必要的能量损耗。附图说明图1是本专利技术的结构示意图。图2是本专利技术中DBC板未设置芯片的布局图。图3是本专利技术的电路原理图。附图中，1、DBC板，2、GaN芯片，3、MOS芯片，4、漏极区，5、源极区，6、门极区，7、门极电阻，8、负极输入，9、输出端，10、正极输入，11、上管门极，12、下管门极，13、功率端子，14、输出区域。具体实施方式本专利技术涉及一种减小GaNHEMT功率模块封装寄生电感的DBC板布局方法，其中在DBC板1上贴覆有电路设计布局的元器件，该元器件包括GaN芯片2、MOS芯片3、门极电阻7及功率端子13，所述的DBC板1上包括源极区5、漏极区4、门极区6，关键在于，所述的GaN芯片2、MOS芯片3、门极电阻7与DBC板1之间通过锡膏回流焊接，所述的GaN芯片2、MOS芯片3、门极电阻7及功率端子13之间留有的闲置空间为DBC板1上的覆铜。下面结合附图及具体实施例对本专利技术作进一步说明。具体实施例，如图1-3所示，所述的门极区6位于DBC板1的边侧区域，门极区6分布有门极电阻7，GaN芯片2、MOS芯片3通过门极电阻7与门极区6连接，并通过导线引出。漏极区4位于DBC板1的上部区域，源极区5位于DBC板1的下部区域，GaN芯片2与漏极区4借助引线连接，MOS芯片3的源极借助引线与源极区5连接，DBC板1的源极区5的正极输入10、漏极区4的负极输入均由功率端子13引出，DBC板上还包括输出区域14，输出区域14的输出端9同样借助功率端子13引出，输出区域14连接整个模块中上桥臂的漏极和下桥臂的源极，同时承载了整个模块的输出，上桥臂指的是模块电气连接的源极区5到输出区域14，而下桥臂是指模块电气连接输出区域14到漏极区4。门极电阻7在多芯片并联的功率模块内部每颗芯片栅极之前的位置，目的是保护栅极，可以通过增加栅极电阻减小栅极回路在驱动脉冲激励下产生的振荡，也可以降低驱动器内部损耗，调节功率开关器件的通断速度，并且平衡每颗芯片的栅极控制回路和功率回路的分布电感，从而达到在模块开通时，每颗芯片承担的电流基本平衡，而模块在关断时，每颗芯片承担的电压也基本平衡。门极区6包括上管门极11和下管门极12，DBC板1的布局结构根据电路结构设计而成。本专利技术通过对DBC板的合理布局，DBC板采用较小的电路回路长度，使GaNHEMT功率模块的输入和输出之间的电流回路尽可能减小，继而能减小模块的寄生电感，减小了因为GaN器件高频由于封装形式寄生过大而造成的损耗，实现了高频率GaN功率模块结构封装的方法，使模块能够种类多样化，同一结构能够生产不同型号的产品，适应各种应用领域。；在此基础上DBC板上的各个工作区域都尽可能的达到最小，目的是使每一个区域都能充分利用，且在多种功率系列中都能采用同种DBC板类型，提升了DBC板的兼容性。本专利技术设计的DBC板的布局，寄生电感是通过Q3D软件进行仿真调整的，目的在于尽量减少GaN芯片与漏极区域和源极区域之间的走线，减小其寄生电感，从而减少器件使用过程中的热量产生。本文档来自技高网...

【技术保护点】
1.一种减小GaN HEMT功率模块封装寄生电感的DBC板布局方法，其中在DBC板(1)上贴覆有电路设计布局的元器件，该元器件包括GaN芯片(2)、MOS芯片(3)、门极电阻(7)及功率端子(13)，所述的DBC板(1)上包括源极区(5)、漏极区(4)、门极区(6)，其特征在于：所述的GaN芯片(2)、MOS芯片(3)、门极电阻(7)与DBC板(1)之间通过锡膏回流焊接，所述的GaN芯片(2)、MOS芯片(3)、门极电阻(7)及功率端子(13)之间留有的闲置空间为DBC板(1)上的覆铜。

【技术特征摘要】
1.一种减小GaNHEMT功率模块封装寄生电感的DBC板布局方法，其中在DBC板(1)上贴覆有电路设计布局的元器件，该元器件包括GaN芯片(2)、MOS芯片(3)、门极电阻(7)及功率端子(13)，所述的DBC板(1)上包括源极区(5)、漏极区(4)、门极区(6)，其特征在于：所述的GaN芯片(2)、MOS芯片(3)、门极电阻(7)与DBC板(1)之间通过锡膏回流焊接，所述的GaN芯片(2)、MOS芯片(3)、门极电阻(7)及功率端子(13)之间留有的闲置空间为DBC板(1)上的覆铜。2.根据权利要求1所述的一种减小GaNHEMT功率模块封装寄生电感的DBC板布局方法，其特征在于：所述的闲置空间通过现安装于DBC板(1)上的元器件数量小于该DBC板(1)原设计布局元器件数量而获得；...

【专利技术属性】
技术研发人员：李帅，白欣娇，袁凤坡，甘琨，曹世鲲，张乾，张志庆，
申请(专利权)人：同辉电子科技股份有限公司，中国电子科技集团公司第十三研究所，
类型：发明
国别省市：河北,13