一种抗辐射FPGA处理器模块制造技术

本发明专利技术涉及一种抗辐射FPGA处理器模块，该模块是由第一FPGA处理器、第二FPGA处理器、第FPGA三处理器、第一继电器、第二继电器、第三继电器、电源端、接地端、功能引脚端组成，在使用时，将抗辐射FPGA处理器模块放置在辐射场中，按照要求连接好各个端口，确保连接正常，采用50Rad(Si)/s的剂量率做试验，使抗辐射FPGA处理器模块在辐射环境下工作。试验结果证明：该抗辐射FPGA处理器模块能够在核辐射环境下正常工作，满足设计要求，能够应用于核射线辐射环境。

A Radiation Resistant FPGA Processor Module

【技术实现步骤摘要】
一种抗辐射FPGA处理器模块
本专利技术为核辐射环境下工作的抗辐射FPGA处理器模块。
技术介绍
在核电站中，核心部位(安全壳内、压力容器等等)的各种信息以及控制都非常重要。目前一切技术都向着数字化自动化发展，核电站也是一样的，这里就需要处理器，这个数字系统中的大脑来承担至关重要的作用。但是由于该环境下有着核辐射的效应，会对半导体器件产生巨大的影响，会导致器件发生错误甚至永久损坏。目前的FPGA处理器在核辐射环境只能工作很短的一段时间，就会功能失效，不能承担在核辐射环境下的工作任务。基于上述描述，本专利技术为了解决了核辐射环境下处理器的工作问题，提供一种辐射环境下能够正常工作的抗辐射FPGA处理器，其能够在核辐射环境下，正常工作。
技术实现思路
本专利技术目的在于，提供一种抗辐射FPGA处理器模块，该模块是由第一FPGA处理器、第二FPGA处理器、第三FPGA处理器、第一继电器、第二继电器、第三继电器、电源端、接地端、功能引脚端组成，在使用时，将抗辐射FPGA处理器模块放置在辐射场中，按照要求连接好各个端口，确保连接正常，采用50Rad(Si)/s的剂量率做试验。试验结果证明：该抗辐射FPGA处理器模块能够在核辐射环境下正常工作，满足设计要求，能够应用于核射线辐射环境下的数据处理。本专利技术所述的一种抗辐射FPGA处理器模块，该模块是由第一FPGA处理器(1)、第二FPGA处理器(2)、第三FPGA处理器(3)、第一继电器(4)、第二继电器(5)、第三继电器(6)、电源端(7)、接地端(8)、功能引脚端(9)组成，第一FPGA处理器(1)分别与第一继电器(4)、第二继电器(5)、第三继电器(6)、接地端(8)、功能引脚端(9)连接，第二FPGA处理器(2)分别与第一继电器(4)、第二继电器(5)、第三继电器(6)、接地端(8)、功能引脚端(9)连接，第三FPGA处理器(3)分别与第一继电器(4)、第二继电器(5)、第三继电器(6)、接地端(8)、功能引脚端(9)连接，第一继电器(4)、第二继电器(5)和第三继电器(6)分别与电源端(7)和接地端(8)连接，具体操作按下列步骤进行：a、将抗辐射FPGA处理器模块放置于辐射场中，选取50Rad(Si)/s剂量率作为试验时的辐照剂量率；b、按照要求连接好相应端口，电源端(7)接电源，接地端(8)接地，将抗辐射FPGA处理器模块与串口通信芯片连接，串口通信芯片使用铅砖屏蔽以避免辐射对于串口通信芯片的影响，抗辐射FPGA处理器模块烧录串口验证程序；c、使用一对长线缆作为数据传输线，长度25米，连接串口通信芯片；长线缆另外一端连接笔记本电脑；d、笔记本电脑通过串口调试软件发送一段数据到抗辐射FPGA处理器模块，抗辐射FPGA处理器模块收到该数据，在数据开头加上回复字样，再将数据发送至笔记本电脑，如果笔记本电脑能够收到自己发送出去的数据，开头加上了回复字样，则说明抗辐射FPGA处理器模块工作正常，笔记本电脑每秒钟发送一个数据传输正常。本专利技术所述的一种抗辐射FPGA处理器模块，该模块中所使用的器件，都通过总剂量辐照试验，筛选出抗辐射性能强的器件。不同的器件，抗辐射性能也不尽相同，但是目前没有相关的抗辐射性能信息，需要自行做试验筛选。筛选试验采用中国科学院新疆理化技术研究所60Co-γ辐射源，模拟核电站中的辐射环境，将试验器件采用不同的工作模式放置在辐射场内工作，检测其工作状态，以得到不同工作状态下的抗辐射性能。经过总剂量辐照筛选试验，筛选出抗辐射FPGA处理器模块使用的器件：EP4CE6E22C8N作为第一FPGA处理器(1)、第二FPGA处理器(2)、第三FPGA处理器(3)，松下公司的TX2-5V继电器作为第一继电器(4)、第二继电器(5)、第三继电器(6)。第一FPGA处理器(1)、第二FPGA处理器(2)、第三FPGA处理器(3)的电源接口分别接在第一继电器(4)、第二继电器(5)、第三继电器(6)上，处理器对应的继电器为导通状态，处理器上电工作，反之则为悬空不工作状态。抗辐射FPGA处理器模块启动工作，第一继电器(4)为导通状态，第二继电器(5)、第三继电器(6)为断开状态，这时第一FPGA处理器(1)为工作状态，第二FPGA处理器(2)、第三FPGA处理器(3)为悬空不工作状态；第一FPGA处理器(1)工作100秒后，控制第二继电器(5)，使其为导通状态，第二FPGA处理器(2)上电工作，由第二FPGA处理器(2)控制第一继电器(4)，使其断开，这时第一FPGA处理器(1)为悬空不工作状态；第二FPGA处理器(2)工作100秒后，控制第三继电器(6)导通，第三FPGA处理器(3)开始上电工作，控制第二继电器(5)断开，则第二FPGA处理器(2)关闭，处于悬空不工作状态；第三FPGA处理器(3)工作100秒后，控制第一继电器(4)导通，进而第一FPGA处理器(1)上电恢复工作状态，由第一FPGA处理器(1)控制第三继电器(6)断开；重复上述步骤，第一FPGA处理器(1)、第二FPGA处理器(2)、第三FPGA处理器(3)交替工作；使用多支通信芯片做冗余备份设计，同一时刻只有一个FPGA处理器工作，其他器件处在退火状态，以保证系统的抗辐射性能最大化。虽然本专利技术使用了多个FPGA处理器，但是整体模块的使用，和普通FPGA处理器使用时一样的，只是在软件中需要添加一段控制继电器工作的程序，在硬件中，因为要控制继电器工作，所以有两个引脚被占用了，是不能使用的。抗辐射FPGA处理器模块外部采用辐射屏蔽材料包裹，使用铅皮包裹，增加其抗辐射性能。附图说明图1为本专利技术所述抗辐射FPGA处理器模块示意图。具体实施方式本专利技术结合附图进一步描述，并给出实施例。实施例本专利技术所述的一种抗辐射FPGA处理器模块，该模块是由第一FPGA处理器1、第二FPGA处理器2、第三FPGA处理器3、第一继电器4、第二继电器5、第三继电器6、电源端7、接地端8、功能引脚端9组成，第一FPGA处理器1分别与第一继电器4、第二继电器5、第三继电器6、接地端8、功能引脚端9连接，第二FPGA处理器2分别与第一继电器4、第二继电器5、第三继电器6、接地端8、功能引脚端9连接，第三FPGA处理器3分别与第一继电器4、第二继电器5、第三继电器6、接地端8、功能引脚端9连接，第一继电器4、第二继电器5和第三继电器6分别与电源端7和接地端8连接，具体操作按下列步骤进行：a、将抗辐射FPGA处理器模块放置于辐射场中，选取50Rad(Si)/s剂量率作为试验时的辐照剂量率；b、按照要求连接好相应端口，电源端7接电源，接地端8接地，将抗辐射FPGA处理器模块与串口通信芯片连接，串口通信芯片使用铅砖屏蔽以避免辐射对于串口通信芯片的影响，抗辐射FPGA处理器模块烧录串口验证程序；c、使用一对长线缆作为数据传输线，长度25米，连接串口通信芯片；长线缆另外一端连接笔记本电脑；d、笔记本电脑通过串口调试软件发送一段数据到抗辐射FPGA处理器模块，抗辐射FPGA处理器模块收到该数据，在数据开头加上回复字样，再将数据发送至笔记本电脑，如果笔记本电脑能够收到自己发送出去的数据，开头加上了回复字样，则说明抗辐射FPGA处理器模块工作正常，笔记本电本文档来自技高网...

【技术保护点】
1.一种抗辐射FPGA处理器模块，其特征在于该模块是由第一FPGA处理器（1）、第二FPGA处理器（2）、第三FPGA处理器（3）、第一继电器（4）、第二继电器（5）、第三继电器（6）、电源端（7）、接地端（8）、功能引脚端（9）组成，第一FPGA处理器（1）分别与第一继电器（4）、第二继电器（5）、第三继电器（6）、接地端（8）、功能引脚端（9）连接，第二FPGA处理器（2）分别与第一继电器（4）、第二继电器（5）、第三继电器（6）、接地端（8）、功能引脚端（9）连接，第三FPGA处理器（3）分别与第一继电器（4）、第二继电器（5）、第三继电器（6）、接地端（8）、功能引脚端（9）连接，第一继电器（4）、第二继电器（5）和第三继电器（6）分别与电源端（7）和接地端（8）连接，具体操作按下列步骤进行：a、将抗辐射FPGA处理器模块放置于辐射场中，选取50Rad(Si)/s剂量率作为试验时的辐照剂量率；b、按照要求连接好相应端口，电源端（7）接电源，接地端（8）接地，将抗辐射FPGA处理器模块与串口通信芯片连接，串口通信芯片使用铅砖屏蔽以避免辐射对于串口通信芯片的影响，抗辐射FPGA处理器模块烧录串口验证程序；c、使用一对长线缆作为数据传输线，长度25米，连接串口通信芯片；长线缆另外一端连接笔记本电脑；d、笔记本电脑通过串口调试软件发送一段数据到抗辐射FPGA处理器模块，抗辐射FPGA处理器模块收到该数据，在数据开头加上回复字样，再将数据发送至笔记本电脑，如果笔记本电脑能够收到自己发送出去的数据，开头加上了回复字样，则说明抗辐射FPGA处理器模块工作正常，笔记本电脑每秒钟发送一个数据传输正常。...

【技术特征摘要】
1.一种抗辐射FPGA处理器模块，其特征在于该模块是由第一FPGA处理器（1）、第二FPGA处理器（2）、第三FPGA处理器（3）、第一继电器（4）、第二继电器（5）、第三继电器（6）、电源端（7）、接地端（8）、功能引脚端（9）组成，第一FPGA处理器（1）分别与第一继电器（4）、第二继电器（5）、第三继电器（6）、接地端（8）、功能引脚端（9）连接，第二FPGA处理器（2）分别与第一继电器（4）、第二继电器（5）、第三继电器（6）、接地端（8）、功能引脚端（9）连接，第三FPGA处理器（3）分别与第一继电器（4）、第二继电器（5）、第三继电器（6）、接地端（8）、功能引脚端（9）连接，第一继电器（4）、第二继电器（5）和第三继电器（6）分别与电源端（7）和接地端（8）连接，具体操作按下列步骤进...

【专利技术属性】
技术研发人员：张巍，施炜雷，李豫东，郭旗，
申请(专利权)人：中国科学院新疆理化技术研究所，
类型：发明
国别省市：新疆,65