带剥离衬垫的掩模一体型表面保护带制造技术

本发明专利技术为一种带剥离衬垫的掩模一体型表面保护带，其依次具有基材膜、粘合剂层、剥离膜、掩模材料层和剥离衬垫，其中，上述剥离膜和上述剥离衬垫分别具有一个剥离处理面，该剥离膜和剥离衬垫分别在上述剥离处理面与上述掩模材料层接触，该剥离衬垫与该掩模材料层间的剥离力小于该剥离膜与该掩模材料层间的剥离力。

Mask integral surface protection belt with stripping pad

【技术实现步骤摘要】
【国外来华专利技术】带剥离衬垫的掩模一体型表面保护带
本专利技术涉及带剥离衬垫的掩模一体型表面保护带。
技术介绍
最近的半导体芯片向薄膜化和小芯片化的发展明显。特别是在存储卡、智能卡那样的内置有半导体IC芯片的IC卡中，要求薄膜化。另外，在LED和/或LCD驱动用器件等中，要求小芯片化。据认为今后随着IC卡、LED和/或LCD驱动用器件需求的增加，半导体芯片的薄膜化和小芯片化的需求会进一步提高。对于半导体芯片，将半导体晶片在背面研磨工序、蚀刻工序等中薄膜化至规定厚度后，经由切割工序而分割成各个芯片，由此得到半导体芯片。在切割工序中，使用下述各种方式：通过划片刀进行切割的刀片切割方式、利用激光进行切割的激光切割方式、利用水压进行切割的水射流方式、利用激光在半导体晶片的厚度方向上形成改性层并进行扩展而分割、单片化的隐形切割方式、以及利用等离子体进行切割的等离子体切割方式(例如参见专利文献1)等。其中，等离子体切割方式一直以来作为最适合芯片分割的工艺之一。等离子体切割方式是通过利用等离子体选择性地对未被掩模覆盖的部位进行蚀刻而对半导体晶片进行分割的方法。使用该切割方法时，能够选择性地进行芯片的分割，即使划线弯本文档来自技高网...

【技术保护点】
1.一种带剥离衬垫的掩模一体型表面保护带，其依次具有基材膜、粘合剂层、剥离膜、掩模材料层和剥离衬垫，其中，所述剥离膜和所述剥离衬垫分别具有一个剥离处理面，该剥离膜和剥离衬垫分别在所述剥离处理面与所述掩模材料层接触，该剥离衬垫与该掩模材料层间的剥离力小于该剥离膜与该掩模材料层间的剥离力。

【技术特征摘要】
【国外来华专利技术】2017.03.31 JP 2017-0712531.一种带剥离衬垫的掩模一体型表面保护带，其依次具有基材膜、粘合剂层、剥离膜、掩模材料层和剥离衬垫，其中，所述剥离膜和所述剥离衬垫分别具有一个剥离处理面，该剥离膜和剥离衬垫分别在所述剥离处理面与所述掩模材料层接触，该剥离衬垫与该掩模材料层间的剥离力小于该剥离膜与该掩模材料层间的剥离力。2.如权利要求1所述的带剥离衬垫的掩模一体型表面保护带，其中，所述掩模材料层的储能模量小于10万Pa。3.如权利要求1或2所述的带剥离衬垫的掩模一体型表面保护带，其中，所述剥离膜与所述掩模材料层间的剥离力为0.02N/25mm以上且小于1.0N/25mm。4.如权利要求1～3中任一项所述的带剥离衬垫的掩模一体型表面保护带，其中，从所述带剥离衬垫的掩模一体型表面保护带将所述剥离衬垫除去后的层积体的拉伸弹性模量为1GPa以上。5.如权利要求1～4中任一项所述的带剥离衬垫的掩模一体型表面保护带，其中，所述剥离膜的拉伸弹性模量为1.5GPa以上。6.如权利要求1～5中任一项所述的带剥离衬垫的掩模一体型表面保护带，其中，所述剥离膜的厚度为25μm～75μm。7.如权利要求1～6中任一项所述的带剥离衬垫的掩模一体型表面保护带，其中...

【专利技术属性】
技术研发人员：松原侑弘，横井启时，
申请(专利权)人：古河电气工业株式会社，
类型：发明
国别省市：日本,JP