多层陶瓷电子组件制造技术

本发明专利技术提供了一种多层陶瓷电子组件。所述多层陶瓷电子组件包括：陶瓷主体，包括介电层以及交替地堆叠的第一内电极和第二内电极，并且介电层介于第一内电极和第二内电极之间。第一外电极和第二外电极设置在陶瓷主体的外表面上、分别连接到第一内电极和第二内电极并且设置为覆盖陶瓷主体的八个角部中的至少五个角部。第一外电极包括第一基底电极层和设置为覆盖第一基底电极层的第一镀覆层，第二外电极包括第二基底电极层和设置为覆盖第二基底电极层的第二镀覆层。第一镀覆层和第二镀覆层或者第一基底电极层和第二基底电极层具有大于等于一个至小于等于三个孔，所述孔位于与所述陶瓷主体的八个角部中的大于等于一个至小于等于三个角部相邻的位置处。

Multilayer Ceramic Electronic Components

【技术实现步骤摘要】
多层陶瓷电子组件本申请要求于2018年9月5日在韩国知识产权局提交的第10-2018-0105915号韩国专利申请的优先权的权益，该韩国专利申请的公开内容通过引用全部包含于此。
本公开涉及一种多层陶瓷电子组件。
技术介绍
多层陶瓷电子组件被广泛用作计算机、个人数字助理(PDA)、蜂窝电话等中的信息技术(IT)组件。多层陶瓷电子组件可具有小尺寸，同时实现高电容，可容易安装，并且由于它们的高可靠性特性和高耐久性特性，已被广泛用作上述电子组件。包括在多层陶瓷电子组件中的外电极是多层陶瓷电子组件的暴露在外部的电极，并且对多层陶瓷电子组件的可靠性和耐久性具有重要影响。近来，随着多层陶瓷电子组件的小型化和功能性改进，外电极的厚度逐渐减小。然而，随着外电极的厚度减小，外电极的可靠性和耐久性也可能降低。
技术实现思路
随着外电极的厚度减小，包括在外电极中的镀覆层和/或基底电极层可具有位于与陶瓷主体的八个角部相对应的点处的孔。本公开的一方面可提供一种多层陶瓷电子组件，在该多层陶瓷电子组件中，通过优化所述孔的数量，外电极的厚度可减小，并且可基本上抑制防潮可靠性的劣化和外电极的安装缺陷率。根据本公开的一方面，一种多层陶瓷电子组件可包括陶瓷主体，陶瓷主体包括介电层及第一内电极和第二内电极，所述第一内电极和所述第二内电极在厚度方向上交替地堆叠，并分别暴露于在所述陶瓷主体的背对的端表面，并且所述介电层介于所述第一内电极和所述第二内电极之间。第一外电极和第二外电极设置在所述陶瓷主体的外表面上，分别连接到所述第一内电极和所述第二内电极，并设置为覆盖所述陶瓷主体的八个角部中的至少五个角部。所述第一外电极包括与所述陶瓷主体的外表面至少部分地接触的第一基底电极层和设置为覆盖所述第一基底电极层的第一镀覆层，所述第二外电极包括与所述陶瓷主体的外表面至少部分地接触的第二基底电极层和设置为覆盖所述第二基底电极层的第二镀覆层。所述第一镀覆层和所述第二镀覆层具有大于等于一个至小于等于三个孔，所述孔位于与所述陶瓷主体的八个角部中的大于等于一个至小于等于三个角部相邻的位置处。。根据本公开的另一方面，一种多层陶瓷电子组件可包括陶瓷主体，所述陶瓷主体包括介电层以及第一内电极和第二内电极，所述第一内电极和所述第二内电极在厚度方向上交替地堆叠，并分别暴露于所述陶瓷主体的背对的端表面，并且所述介电层介于所述第一内电极和所述第二内电极之间。第一外电极和第二外电极设置在所述陶瓷主体的外表面上，分别连接到所述第一内电极和所述第二内电极，并设置为覆盖所述陶瓷主体的八个角部中的至少五个角部。所述第一外电极包括与所述陶瓷主体的外表面至少部分地接触的第一基底电极层和设置为覆盖所述第一基底电极层的第一镀覆层，所述第二外电极包括与所述陶瓷主体的外表面至少部分地接触的第二基底电极层和设置为覆盖所述第二基底电极层的第二镀覆层。所述第一基底电极层和所述第二基底电极层具有位于与所述陶瓷主体的角部相邻的位置处的大于等于一个至小于等于三个孔。根据本公开的另一方面，一种多层陶瓷电子组件可包括：陶瓷主体，所述陶瓷主体包括交替地堆叠的第一内电极和第二内电极，并且介电层介于所述第一内电极和所述第二内电极之间；以及第一外电极和第二外电极，设置在所述陶瓷主体的将所述第一内电极和所述第二内电极分别通过其暴露的相应的背对的端表面上，并且在所述陶瓷主体的与所述背对的端表面相邻的四个侧表面上延伸。所述第一外电极和第二外电极设置在所述陶瓷主体的八个角部中的至少五个角部上。所述第一外电极和第二外电极中的每个包括与所述陶瓷主体的相应的端表面和所述四个侧表面接触的基底电极层，以及覆盖所述基底电极层的镀覆层，并且所述第一外电极和所述第二外电极的所述基底电极层和所述镀覆层中的至少一者包括延伸穿过其的孔，所述孔的数量大于等于1且小于等于3。附图说明通过下面结合附图的详细描述，本公开的以上和其他方面、特征和优点将被更清楚地理解，在附图中：图1是示出根据示例性实施例的多层陶瓷电子组件的透视图；图2是沿图1的线A-A'截取的截面图；图3是图2的区域S的放大图；图4是示出根据示例性实施例的多层陶瓷电子组件的角部的透视图；图5是示出安装在板上的根据示例性实施例的多层陶瓷电子组件的透视图；图6A示出了具有设置在角部的孔的多层陶瓷电子组件的通过扫描电子显微镜(SEM)捕获的图像；以及图6B示出不具有设置在角部处的孔的多层陶瓷电子组件的通过SEM捕获的图像。具体实施方式在下文中，现将参照附图详细描述示例性实施例。将定义六面体的方向以便清楚地描述本公开中的示例性实施例。附图中示出的L、W和T分别指长度方向、宽度方向和厚度方向。这里，厚度方向指堆叠介电层的堆叠方向。在下文中，将描述根据示例性实施例的多层陶瓷电子组件(具体地，多层陶瓷电容器)。然而，根据本公开的多层陶瓷电子组件不限于此。图1是示出根据示例性实施例的多层陶瓷电子组件的透视图，图2是沿图1的线A-A'截取的截面图，并且图3是图2的区域S的放大图。参照图1至图3，根据示例性实施例的多层陶瓷电子组件100可包括陶瓷主体110以及第一外电极131和第二外电极132。陶瓷主体110可形成为具有在长度方向L上彼此背对的端表面、在宽度方向W上彼此背对的侧表面以及在厚度方向T上彼此背对的侧表面的六面体。陶瓷主体110可通过在厚度方向T上堆叠多个介电层111然后烧结多个介电层111来形成。陶瓷主体110的形状和尺寸以及堆叠的介电层111的数量(一个或更多个)不限于本示例性实施例中示出的形状和尺寸以及数量。设置在陶瓷主体110中的多个介电层111可处于烧结状态，并且相邻的介电层111可彼此一体化使得在没有使用扫描电子显微镜(SEM)的情况下介电层之间的边界不明显。陶瓷主体110可具有这样的形式：六面体的八个角部是圆的。因此，可提高陶瓷主体110的耐久性和可靠性，并且可改善第一外电极131和第二外电极132在角部处的结构可靠性。介电层111可具有根据多层陶瓷电子组件100的电容设计任意改变的厚度，并且可包括诸如钛酸钡(BaTiO3)基粉末或钛酸锶(SrTiO3)基粉末的具有高介电常数的陶瓷粉末。然而，根据本公开的介电层111的材料不限于此。另外，根据本公开的目的，可将各种陶瓷添加剂、有机溶剂、增塑剂、粘合剂、分散剂等添加到陶瓷粉末。用于形成介电层111的陶瓷粉末的平均颗粒尺寸不受具体限制，并且可进行控制以便实现本公开的目的。例如，用于形成介电层111的陶瓷粉末的平均颗粒尺寸可控制为400nm或更小。因此，根据本公开中的示例性实施例的多层陶瓷电子组件100可用作可小型化并具有高电容的组件，诸如信息技术(IT)组件。例如，可通过将包括诸如钛酸钡(BaTiO3)粉末等粉末的浆体涂敷到载体膜并随后使浆体干燥来形成介电层111，以制备多个陶瓷片。可通过将陶瓷粉末、粘合剂和溶剂彼此混合来制备浆体，并通过刮刀法将浆体制成具有几微米的厚度的片形而形成陶瓷片，但不限于此。第一内电极121和第二内电极122可包括具有不同极性的至少一个第一内电极121和至少一个第二内电极122，并且可以以预定的厚度形成，并且沿陶瓷主体110的厚度方向T堆叠的多个介电层111中的每个介于第一内电极121和第二内电极122之间。第一内电本文档来自技高网...

【技术保护点】
1.一种多层陶瓷电子组件，所述多层陶瓷电子组件包括：陶瓷主体，包括介电层以及第一内电极和第二内电极，所述第一内电极和所述第二内电极在厚度方向上交替地堆叠，并分别暴露于所述陶瓷主体的背对的端表面，并且所述介电层介于所述第一内电极和所述第二内电极之间；以及第一外电极和第二外电极，设置在所述陶瓷主体的外表面上以分别连接到所述第一内电极和所述第二内电极，并且设置为覆盖所述陶瓷主体的八个角部中的至少五个角部，其中，所述第一外电极包括与所述陶瓷主体的外表面至少部分地接触的第一基底电极层和设置为覆盖所述第一基底电极层的第一镀覆层，所述第二外电极包括与所述陶瓷主体的外表面至少部分地接触的第二基底电极层和设置为覆盖所述第二基底电极层的第二镀覆层，并且所述第一镀覆层和所述第二镀覆层具有大于等于一个至小于等于三个孔，所述孔位于与所述陶瓷主体的八个角部中的大于等于一个至小于等于三个角部相邻的位置处。

【技术特征摘要】
2018.09.05 KR 10-2018-01059151.一种多层陶瓷电子组件，所述多层陶瓷电子组件包括：陶瓷主体，包括介电层以及第一内电极和第二内电极，所述第一内电极和所述第二内电极在厚度方向上交替地堆叠，并分别暴露于所述陶瓷主体的背对的端表面，并且所述介电层介于所述第一内电极和所述第二内电极之间；以及第一外电极和第二外电极，设置在所述陶瓷主体的外表面上以分别连接到所述第一内电极和所述第二内电极，并且设置为覆盖所述陶瓷主体的八个角部中的至少五个角部，其中，所述第一外电极包括与所述陶瓷主体的外表面至少部分地接触的第一基底电极层和设置为覆盖所述第一基底电极层的第一镀覆层，所述第二外电极包括与所述陶瓷主体的外表面至少部分地接触的第二基底电极层和设置为覆盖所述第二基底电极层的第二镀覆层，并且所述第一镀覆层和所述第二镀覆层具有大于等于一个至小于等于三个孔，所述孔位于与所述陶瓷主体的八个角部中的大于等于一个至小于等于三个角部相邻的位置处。2.根据权利要求1所述的多层陶瓷电子组件，其中，所述第一内电极和所述第二内电极中的每个在沿宽度-长度方向延伸的平面中延伸，并且所述第一外电极和所述第二外电极中的每个在其宽度-厚度表面的中心的厚度为10μm或更小。3.根据权利要求2所述的多层陶瓷电子组件，其中，所述第一外电极还包括设置在所述第一基底电极层与所述第一镀覆层之间的第一导电树脂层，并且所述第二外电极还包括设置在所述第二基底电极层与所述第二镀覆层之间的第二导电树脂层，并且所述第一导电树脂层通过所述第一镀覆层中的孔暴露，和/或所述第二导电树脂层通过所述第二镀覆层中的孔暴露。4.根据权利要求3所述的多层陶瓷电子组件，其中，所述第一外电极还包括设置在所述第一镀覆层的外表面上的第一镀锡层，并且所述第二外电极还包括设置在所述第二镀覆层的外表面上的第二镀锡层，并且所述第一镀覆层和所述第二镀覆层中的每个包含镍。5.根据权利要求4所述的多层陶瓷电子组件，其中，所述第一镀锡层和所述第二镀锡层分别覆盖所述第一镀覆层中的孔和所述第二镀覆层中的孔。6.根据权利要求2所述的多层陶瓷电子组件，其中，所述第一基底电极层在与所述第一镀覆层中的孔相邻的位置处具有大于等于一个至小于等于三个孔，和/或所述第二基底电极层在与所述第二镀覆层中的孔相邻的位置处具有大于等于一个至小于等于三个孔。7.根据权利要求6所述的多层陶瓷电子组件，其中，所述第一外电极还包括设置在所述第一基底电极层和所述第一镀覆层之间的第一导电树脂层，所述第二外电极还包括设置在所述第二基底电极层和所述第二镀覆层之间的第二导电树脂层，并且所述第一导电树脂层在与所述第一镀覆层中的孔相邻的位置处具有大于等于一个至小于等于三个孔，和/或所述第二导电树脂层在与所述第二镀覆层中的孔相邻的位置处具有大于等于一个至小于等于三个孔。8.根据权利要求1-7中任一项所述的多层陶瓷电子组件，其中，所述第一镀覆层和所述第二镀覆层中的每个在其宽度-厚度表面的中心处的厚度为大于等于3μm至小于等于5μm。9.根据权利要求8所述的多层陶瓷电子组件，其中，设置在相邻的第一内电极和第二内电极之间的每个介电层的平均厚度为0.4μm或更小，并且所述第一内电极和所述第二内电极中的每个的平均厚度为0.4μm或更小。10.根据权利要求9所述的多层陶瓷电子组件，所述多层...

【专利技术属性】
技术研发人员：崔惠英，李种晧，曹义铉，李长烈，李镇宇，具贤熙，
申请(专利权)人：三星电机株式会社，
类型：发明
国别省市：韩国,KR