一种适用于SAR ADC的自适应预测型低功耗开关方法技术

本发明专利技术公开了一种适用于SAR ADC的自适应预测型低功耗开关方法，方法基于的SAR ADC包括采样开关、电容阵列、比较器和数字控制逻辑，其中电容阵列包括上电容阵列和下电容阵列；输入信号通过采样开关同相端连接到上电容阵列的顶极板，输入信号通过采样开关反相端连接到下电容阵列的顶极板；上下电容阵列的顶极板分别与比较器的同相输入端、反相输入端相连；比较器的差分输出端通过数字控制逻辑后产生控制信号来控制上下电容阵列的底极板开关，使底极板连接到对应的参考电压上，且控制信号用于控制比较器的时钟。本发明专利技术能够通过数字负反馈来自适应地调节预测深度，实现开关功耗最小化。输出共模电平始终保持不变，极大地减小了比较器的设计复杂度。

An Adaptive Predictive Low Power Switching Method for SAR ADC

【技术实现步骤摘要】
一种适用于SARADC的自适应预测型低功耗开关方法
本专利技术涉及一种适用于SARADC的自适应预测型低功耗开关方法，属于SARADC的电容型DAC

技术介绍
SARADC因其绝大部分电路都由数字电路组成，并且没有运放，能量效率很高。中等精度(8-12位)、中等采样速率(<1MHz)的SARADC被广泛地运用于生物医疗电子、可穿戴设备、可植入设备、便携式设备以及无线传感网节点等领域。SARADC的功耗主要来自于电容DAC、比较器和数字控制逻辑，而低速下电容DAC消耗的开关功耗占据了整体功耗的很大比例。在已有的研究中，提出了多种开关算法来减小电容DAC的开关功耗，包括合并、分裂操作等等，但是这些算法并没有利用信号自身的特性。
技术实现思路
本专利技术所要解决的技术问题在于，针对现有方法频率变化比较缓慢、SARADC前后两次采样值相差不大的情况，如何利用信号自身的特性来降低CDAC的开关功耗，本专利技术提出一种适用于SARADC的自适应预测型低功耗开关方法，从而减小了电容DAC的开关功耗。并且这种开关算法能够通过数字负反馈来自适应地调节预测深度，从而实现开关功耗最小化。同时在本文档来自技高网...

【技术保护点】
1.一种适用于SARADC的自适应预测型低功耗开关方法，其特征在于，该方法基于的SAR ADC包括采样开关、电容阵列、比较器和数字控制逻辑，其中电容阵列包括完全相同的上电容阵列和下电容阵列；输入信号Vip通过采样开关同相端连接到上电容阵列的顶极板，输入信号Vin通过采样开关反相端连接到下电容阵列的顶极板；上电容阵列的顶极板与比较器同相输入端相连，下电容阵列的顶极板与比较器的反相输入端相连；比较器的差分输出端通过数字控制逻辑后产生控制信号来控制上下电容阵列的底极板开关，使上下电容阵列的底极板连接到对应的参考电压上，且控制信号用于控制比较器的时钟；所述上下电容阵列均包括一个dummy电容Cd、最低...

【技术特征摘要】
1.一种适用于SARADC的自适应预测型低功耗开关方法，其特征在于，该方法基于的SARADC包括采样开关、电容阵列、比较器和数字控制逻辑，其中电容阵列包括完全相同的上电容阵列和下电容阵列；输入信号Vip通过采样开关同相端连接到上电容阵列的顶极板，输入信号Vin通过采样开关反相端连接到下电容阵列的顶极板；上电容阵列的顶极板与比较器同相输入端相连，下电容阵列的顶极板与比较器的反相输入端相连；比较器的差分输出端通过数字控制逻辑后产生控制信号来控制上下电容阵列的底极板开关，使上下电容阵列的底极板连接到对应的参考电压上，且控制信号用于控制比较器的时钟；所述上下电容阵列均包括一个dummy电容Cd、最低位电容C0、最高位电容为CN-2以及从最低位到最高位逐位按照二进制权重增加的电容；具体为：①最低位电容C0至最高位电容CN-2符合二进制电容权重，其表达式为：Ci＝2iCu，0≤i≤N-2其中，Cu为单位电容大小；Ci代表第i位电容；②dummy电容Cddummy电容Cd与最低位电容C0的电容值相同，均为单位电容大小，即Cd＝Cu；本方法的步骤包括：对于一个差分输入信号，经过模数转换器的N次比较后，得到N位数字输出码，具体为：步骤A、采样阶段步骤A1，预测深度K值初始化，若N为偶数，则K＝N/2，若N为奇数，则K＝(N-1)/2；步骤A2，输入信号Vip和Vin通过采样开关分别连接到上电容阵列和下电容阵列的顶极板；步骤A3，确定上电容阵列所有电容的底极板电压：首先根据预测深度K，用第j-1次转换得出的最高位电容CN-2至第K位电容CN-K-1对应的高K位数字码Dj-1，0，Dj-1，1，...Dj-1，K-2，Dj-1，K-1控制上电容阵列高K位电容的底极板电压，具体为：若Dj-1，i＝1，其中0≤i≤K-1，i表示电容所在第i位，则CN-2-i电容的底极板连接到参考电压Vref；若Dj-1，i＝0，其中0≤i≤K-1，则CN-2-i电容的底极板连接到GND；直至上电容阵列高K位电容的底极板电压全部确定，其余所有低位电容的底极板连接Vcm参考电压；步骤A4，确定下电容阵列所有电容的底极板电压：首先根据预测深度K，用第j-1次转换得出的最高位电容CN-2至第K位电容CN-K-1对应的高K位数字码Dj-1，0，Dj-1，1，...Dj-1，K-2，Dj-1，K-1控制下电容阵列高K位电容的底极板电压，具体为：若Dj-1，i＝1，其中0≤i≤K-1，i表示电容所在第i位，则CN-2-i电容的底极板连接到GND；若Dj-1，i＝0，其中0≤i≤K-1，则CN-2-i电容的底极板连接到参考电压Vref；直至下电容阵列高K位电容的底极板电压全部确定，其余所有低位电容的底极板连接Vcm参考电压；步骤B、溢出检查阶段步骤B1，断开上、下电容阵列顶极板连接的采样开关，然后将所有电容的底极板连接至Vcm参考电压；此时，上、下电容阵列的顶极板电压差变为第j次采样值Vj和第(j-1)次高K位数字码对应的模拟量Vj-1，K的差值，其中步骤B2，判断差值Vj-Vj-1，K是否落在预定义的两个子区间[0，Vr]或者[-Vr，0]，其中步骤C、转换阶段步骤C1，根据步骤B2的判断结果，分情况...

【专利技术属性】
技术研发人员：吴建辉，黄琳琳，李红，
申请(专利权)人：东南大学，
类型：发明
国别省市：江苏,32