锁相环防频率过冲电路制造技术

本发明专利技术锁相环防频率过冲电路，包括环路滤波器、第一压控振荡器、第一后分频器及环路分频器；还包括：采样保持电路，第二压控振荡器，第二后分频器，选择器，逻辑控制模块。与现有技术相比，本发明专利技术锁相环防频率过冲具有以下优点：适用于应用在片上系统的基于环形振荡器的锁相环电路，具备突出的实质性特点和显著的进步性：利用额外备用通路与主通路的切换防止变频不稳定期间的频率过冲或过低，避免了对锁相环时钟抖动、环路稳定性等性能影响；避免了额外大面积电容提高环路稳定性；实现变频一步到位，无需多次小步长变频，节省了变频时间；无需在变频期间切换到外部参考频率，对应用处理器性能的影响降到最低。

Phase-Locked Loop Anti-Frequency Over-Thrust Circuit

【技术实现步骤摘要】
锁相环防频率过冲电路
本专利技术属于锁相环
，尤其涉及对变频期间输出频率过冲或过低较敏感的片上系统时钟发生器的锁相环防频率过冲电路。
技术介绍
随着片上系统的复杂度和性能日益精进，片上系统的时钟设计要求除了最高频率更高、变频时间更短、面积及功耗更小等，也要求变频期间频率稳定。因为频率大幅过冲会违反片上系统的时钟时序要求，频率大幅过低会极大降低应用处理器性能。通常，基于环形振荡器的整数分频型锁相环以其面积和功耗上的优势成为片上系统时钟发生器的常用结构。根据变频方法的不同其又可分为两种结构：一种是固定输入参考频率、改变环路分频器控制字，如图1（a）所示；另一种通过前级串联额外数字频率综合器来改变输入参考频率、固定环路分频器控制字，如图1（b）所示。然而由于大幅变频时的相位阶跃，两种结构都会发生频率过冲(上变频)或过低(下变频)。传统的解决方法包括：一、采用大面积增加环路滤波器电容来提高相位裕度，但牺牲面积增加成本；二、采用增加变频次数降低单次变频幅度，但牺牲变频时间；三、采用在变频时先切换到一个额外的参考频率(通常为晶振时钟)，等锁相环稳定于新频率后再切换回锁相环输出，此法最为常用本文档来自技高网...

【技术保护点】
1.一种锁相环防频率过冲电路，包括环路滤波器(220)、第一压控振荡器(240)、第一后分频器(250)及环路分频器(270)；其特征在于，还包括：采样保持电路(230)，所述采样保持电路(230)的输入端与所述环路滤波器(220)的输出端电连接；第二压控振荡器(241)，所述第二压控振荡器(241)的输入端与所述采样保持电路(230)的输出端电连接；第二后分频器(251)，所述第二后分频器(251)的输入端与所述第二压控振荡器(241)的输出端电连接；选择器(260)，所述选择器(260)的输入端分别与所述第一后分频器(250)的输出端及所述第二后分频器(251)的输出端电连接；逻辑控制模块...

【技术特征摘要】
1.一种锁相环防频率过冲电路，包括环路滤波器(220)、第一压控振荡器(240)、第一后分频器(250)及环路分频器(270)；其特征在于，还包括：采样保持电路(230)，所述采样保持电路(230)的输入端与所述环路滤波器(220)的输出端电连接；第二压控振荡器(241)，所述第二压控振荡器(241)的输入端与所述采样保持电路(230)的输出端电连接；第二后分频器(251)，所述第二后分频器(251)的输入端与所述第二压控振荡器(241)的输出端电连接；选择器(260)，所述选择器(260)的输入端分别与所述第一后分频器(250)的输出端及所述第二后分频器(251)的输出端电连接；逻辑控制模块(280)，所述逻辑控制模块(280)分别与所述选择器(260)、第一后分频器(250)、所述第二后分频器(251)、采样保持电路(230)及所述环路分频器(270)电连接。2.根据权利要求1所述的锁相环防频率过冲电路，其特征在于，所述环路滤波器(220)包括：环路滤波组件，所述环路滤波组件的一端与输入信号连接，所述环路滤波组件的另一端接地；低通滤波组件，所述低通滤波组件与所述环路滤波组件并联，所述低通滤波组件的一端与输入信号连接，所述低通滤波组件的另一端接地。3.根据权利要求2所述的锁相环防频率过冲电路，其特征在于，所述低通滤波组件包括串联的第一电阻(222)和第一电容(223)；其中所述第一电阻(222)的一端与输入信号连接；所述第一电容(223)的一端接地；所述采样保持电路(230)的输入端连接在所述第一电阻(222)与所述第一电容(223)之间...

【专利技术属性】
技术研发人员：李建，李哲，王远卓，万熊熊，周银，刘杰，沈泊，钟琪，姚海平，
申请(专利权)人：上海酷芯微电子有限公司，
类型：发明
国别省市：上海,31