本公开内容涉及多层构造的元件基板、打印头和打印装置。根据一个实施例，缩小元件基板的大小，并且使用该元件基板的打印头可以打印高质量图像。所述多层构造的元件基板包括多个打印元件以及被配置为输入用于驱动所述多个打印元件的数据信号和时钟信号的电路。并且，通过将所述多个打印元件布置成行而形成的打印元件阵列相对于构成元件基板的外形的边成对角线布置。打印元件阵列的一端的打印元件是对打印没有贡献的虚设元件。所述电路不仅被设在与虚设元件的位置相同的位置处，而且还被设在与虚设元件的层不同的层中。
Multilayer Component Substrate, Printing Head and Printing Device
【技术实现步骤摘要】
多层构造的元件基板、打印头和打印装置
本专利技术涉及一种多层构造的元件基板、打印头和打印装置，具体地涉及例如一种采用包含多个多层构造的元件基板的打印头的打印装置，所述多个多层构造的元件基板包括根据喷墨法执行打印的多个打印元件。
技术介绍
通过以下方式进行打印的热驱动方法是已知的：将电热换能器(加热器)布置在与排放喷墨打印头中的墨滴的每个孔口连通的部分中，并且通过供应电流对每个加热器进行加热来使墨滴通过墨膜沸腾被排放到打印介质上。在该布置中，打印装置将期望的信号发送到包括多个加热器的元件基板，并且通过操作对应的驱动电路将电流供应给每个加热器。近年来，具有其中多个元件基板被布置在整个打印宽度上的布置的全线打印头已经变得普遍用于商业和工业用途。当全线打印头被使用时，高速打印是可能的，因为只有打印介质需要被传送。日本专利公开No.2010-012795公开了其中每个元件基板被布置为相对于相邻元件基板的连接部分之间的孔口阵列方向垂直偏移的布置。另外，还存在通过使每个元件基板中的孔口阵列垂直偏移而使得元件基板可以布置成行的布置。另外，提出了不是使用全线打印头、而是使用具有如下布置的打印头的打印装置：在该布置中，两个或更多个元件基板被相邻布置以增大一个扫描打印操作中的打印长度。在这种情况下，即使将通过往复地扫描包括打印头的滑动托架来执行打印，因为打印头的打印宽度长，所以也可以使打印完成之前执行的滑动托架扫描操作的数量减少。为了降低元件基板的生产成本，需要缩小元件基板的大小。具体地说，在其中多个元件基板如上所述那样连接和布置在单个阵列中的布置中，还由于以下原因，需要缩小元件基板的大小。图12A和12B是示出其中两个平行四边形形状的基板元件已经被相邻布置的打印头的布置的视图。在图12A中，假定向下的方向是x方向正侧，向上的方向是x方向负侧。此外，向右的方向是y方向正侧，向左的方向是y方向负侧。假定打印介质从x方向负侧传送到x方向正侧。由多个加热器101形成的多个加热器阵列(在这种情况下，五个加热器阵列)在每个元件基板100中彼此平行地布置。另外，虚设加热器201被布置在每个加热器阵列的相应的端部处。因此，每个加热器阵列的端部处的加热器101a与相邻元件基板的对应加热器阵列的端部处的加热器101b形成连接部分。图12B示出了图12A中的右侧的元件基板的连接部分的详细的布局布置。如图12B所示，与每个加热器101相对应的MOS晶体管103和选择电路104按与加热器101相同的间距布置在y方向上。每个供应端口105将墨供应给对应的加热器101，墨从对应的孔口(未示出)排放。具有如加热器101那样形状的并且对打印没有贡献的虚设加热器201在y方向上按相同的间距布置在加热器阵列的端部处。控制加热器阵列中的电路操作的电路302被布置在虚设加热器201的x方向正侧(加热器阵列的端部处)。然而，上述相关技术具有以下问题。因为每个元件基板100的连接部分具有相对于x方向成一角度的形状，所以如果将被布置在每个加热器阵列的端部处的电路302大，则元件基板的大小将由于元件基板的外形的约束而增大，因此相邻元件基板的连接部分之间的长度将增大。如果连接部分之间的长度长，则它可以在连接部分中在打印介质的传送方向上在上游侧的孔口和下游侧的孔口之间造成由于打印介质的传送而产生的气流强度的差异，并且打印质量将由于墨着陆位置的偏移而降低。因此，因为当打印介质的传送速度增大到使打印速度增大时，该差异变得更明显，所以布置在形成在元件基板之间的连接部分处的加热器需要被布置为尽可能地靠近彼此。
技术实现思路
因此，本专利技术是作为对于常规技术的上述缺点的响应而设想的。例如，根据本专利技术的多层构造的元件基板能够缩小其大小。另外，根据本专利技术的打印头和打印装置即使在多个元件基板被布置在一个阵列中的情况下，也能够执行高质量打印。根据本专利技术的一个方面，提供了一种多层构造的元件基板，该基板包括：元件阵列，在所述元件阵列中，布置有多个打印元件，并且包括对打印没有贡献的虚设元件；以及第一电路，所述第一电路与驱动形成元件阵列的所述多个打印元件相关，其中，虚设元件和第一电路被布置在元件基板的平面图中虚设元件和第一电路至少部分彼此重叠的位置处。根据本专利技术的另一方面，提供了一种打印头，该打印头包括多个多层构造的元件基板，每个元件基板包括：元件阵列，在所述元件阵列中，布置有多个打印元件，并且包括对打印没有贡献的虚设元件；以及第一电路，所述第一电路与驱动形成元件阵列的所述多个打印元件相关，其中，虚设元件和第一电路被布置在元件基板的平面图中虚设元件和第一电路至少部分彼此重叠的位置处，并且所述多个元件基板沿着元件阵列的方向布置，并且被配置为通过驱动打印元件来排放墨。根据本专利技术的又一方面，提供了一种通过将墨从打印头排放到打印介质来打印图像的打印装置，其中，打印头包括多个多层构造的元件基板，每个元件基板包括：元件阵列，在所述元件阵列中，布置有多个打印元件，并且包括对打印没有贡献的虚设元件；以及第一电路，所述第一电路与驱动形成元件阵列的所述多个打印元件相关，其中，虚设元件和第一电路被布置在元件基板的平面图中虚设元件和第一电路至少部分彼此重叠的位置处，并且所述多个元件基板沿着元件阵列的方向布置，并且被配置为通过驱动打印元件来排放墨。根据本专利技术的又一方面，提供了一种多层构造的元件基板，该基板包括：元件阵列，在所述元件阵列中，布置有多个打印元件，并且包括对打印没有贡献的虚设元件；以及多个电路，所述多个电路分别被配置为驱动所述多个打印元件和虚设元件，其中，在所述多个电路之中，被配置为驱动虚设元件的电路的面积小于被配置为驱动打印元件的电路的面积。根据本专利技术的又一方面，提供了一种打印头，该打印头包括多个多层构造的元件基板，每个元件基板包括：元件阵列，在所述元件阵列中，布置有多个打印元件，并且包括对打印没有贡献的虚设元件；以及多个电路，所述多个电路分别被配置为驱动所述多个打印元件和虚设元件，其中，在所述多个电路之中，被配置为驱动虚设元件的电路的面积小于被配置为驱动打印元件的电路的面积，并且所述多个元件基板沿着元件阵列的方向布置，并且被配置为通过驱动所述多个打印元件来排放墨。根据本专利技术的又一方面，提供了一种打印装置，该打印装置用于通过将墨从打印头排放到打印介质来打印图像，其中，打印头包括多个多层构造的元件基板，每个元件基板包括：元件阵列，在所述元件阵列中，布置有多个打印元件，并且包括对打印没有贡献的虚设元件；以及多个电路，所述多个电路分别被配置为驱动所述多个打印元件和虚设元件，其中，在所述多个电路之中，被配置为驱动虚设元件的电路的面积小于被配置为驱动打印元件的电路的面积，并且所述多个元件基板沿着元件阵列的方向布置，并且被配置为通过驱动所述多个打印元件来排放墨。因为可以使元件基板的大小缩小，所以本专利技术是特别有利的。另外，本专利技术具有缩小布置在形成相邻打印元件的连接部分的相应元件基板的端部处的打印元件之间的长度的效果。这可以对改进将由打印头打印的图像的图像质量做出贡献。从以下参照附图对示例性实施例的描述，本专利技术的进一步的特征将变得清楚。附图说明图1是用于说明根据本专利技术的示例性实施例的包括全线打印头的打印装置的结构的透视图；图本文档来自技高网...
【技术保护点】
1.一种多层构造的元件基板，其特征在于，包括：元件阵列，在所述元件阵列中，布置有多个打印元件，并且包括对打印没有贡献的虚设元件；以及第一电路，所述第一电路与驱动形成所述元件阵列的所述多个打印元件相关，其中，所述虚设元件和第一电路被布置在所述元件基板的平面图中所述虚设元件和第一电路至少部分彼此重叠的位置处。
【技术特征摘要】
2018.02.15 JP 2018-0253521.一种多层构造的元件基板，其特征在于，包括：元件阵列，在所述元件阵列中，布置有多个打印元件，并且包括对打印没有贡献的虚设元件；以及第一电路，所述第一电路与驱动形成所述元件阵列的所述多个打印元件相关，其中，所述虚设元件和第一电路被布置在所述元件基板的平面图中所述虚设元件和第一电路至少部分彼此重叠的位置处。2.根据权利要求1所述的元件基板，其中，所述虚设元件被布置在所述元件基板的端部处。3.根据权利要求1所述的元件基板，进一步包括多个第二电路，所述多个第二电路分别被配置为驱动所述多个打印元件，其中，所述第一电路供应将被所述多个第二电路用来驱动所述多个打印元件的数据信号和时钟信号。4.根据权利要求3所述的元件基板，其中，所述多个第二电路中的每个包括MOS晶体管和被配置为选择所述MOS晶体管的选择电路。5.根据权利要求4所述的元件基板，其中，所述MOS晶体管和打印元件被布置在所述元件基板的平面图中所述MOS晶体管和打印元件至少部分彼此重叠的位置处。6.根据权利要求4所述的元件基板，进一步包括：多个第一开口，所述多个第一开口被配置为使与所述多个打印元件相对应的墨流过；以及配线，所述配线分别被配置为将MOS晶体管连接到所述多个打印元件。7.根据权利要求6所述的元件基板，其中，所述配线被布置在与其中布置所述多个打印元件的层不同的层中。8.根据权利要求6所述的元件基板，进一步包括多个第二开口，所述多个第二开口与所述多个第一开口将所述多个打印元件夹在之间，所述多个第二开口被布置在MOS晶体管和所述多个打印元件之间，并且使与所述多个打印元件相对应的墨流过，其中，所述配线分别被布置为绕开所述多个第二开口。9.根据权利要求4所述的元件基板，其中，所述第一电路是被配置为调整将所述数据信号和时钟信号传送到选择电路的定时的电路。10.根据权利要求1所述的元件基板，其中，所述第一电路是被配置为展开用于驱动所述多个打印元件的数据信号的解码器。11.根据权利要求1所述的元件基板，其中，所述元件阵列在所述元件阵列的两端包括所述虚设元件，以及与一端的虚设元件重叠的第一电路的功能不同于与另一端的虚设元件重叠的第一电路的功能。12.根据权利要求1所述的元件基板，其中，所述元件基板包括形成所述元件基板的外形的边，所述边在所述元件基板的平面图中在与元件阵列方向相交的方向上延伸。13.根据权利要求12所述的元件基板，其中，所述第一电路的沿着所述边的部分具有阶梯式形状。14.根据权利要求1所述的元件基板，其中，所述元件基板的外形是平行四边形、梯形和矩形中的一个。15.根据权利要求1所述的元件基板，进一步包括：沿着其相应阵列布置的多个元件阵列；与所述多个元件阵列相对应的多个第一电路；以及被配置为连接所述多个第一电路的配线。16.一种包括多个多层构造的元件基板的打印头，其特征在于，每个元件基板包括：元件阵列，在所述元件阵列中，布置有多个打印元件，并且包括对打印没有贡献的虚设元件；以及第一电路，所述第一电路与驱动形成所述元件阵列的所述多个打印元件相关，其中，所述虚设元件和第一电路被布置在所述元件基板的平面图中所述虚设元件和第一电路至少部分彼此重叠的位置处，以及多个元件基板沿着所述元件阵列的方向布置，并且被配置为通过驱动所述打印元件来排放墨。17.根据权利要求16所述的打印头，其中，所述打印头是具有与打印介质的宽度相对应的打印宽度的全线打印头。18.一种用于通过将墨从打印头排放到打印介质来打印图像的打印装置，其中，所述打印头包括多个多层...
【专利技术属性】
技术研发人员：和秀宪，櫻井将贵，
申请(专利权)人：佳能株式会社，
类型：发明
国别省市：日本,JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。