基于百兆以太网口的总线聚合系统技术方案

本发明专利技术公开了一种基于百兆网口的总线聚合系统，主要解决现有技术对百兆网口数据处理速率低和资源占用比例高的问题。其包括百兆以太网PHY芯片、接收装置和发送装置。百兆以太网PHY芯片发送和接收模拟/数字信号；接收装置接收10路百兆速率数据，并通过分时隙传输汇聚成1路千兆速率数据和标志位，再将汇聚后的1路千兆速率数据和标志位发送给发送装置；发送装置接收1路千兆速率数据和标志位，并通过标志位将1路千兆速率数据解汇聚成10路百兆速率数据，最后将解汇聚后的10路百兆速率数据输出至百兆以太网PHY芯片。本发明专利技术提高了百兆网口的数据处理速率，降低了资源占用比例，可用于数据传输。

Bus Aggregation System Based on 100 Megabit Ethernet Port

【技术实现步骤摘要】
基于百兆以太网口的总线聚合系统
本专利技术属于通信
，更进一步涉及一种总线聚合系统，可用于数据传输。
技术介绍
现有的技术数据传输一般用于单个以太网口的数据传输，在涉及多个网口的数据传输时会浪费较多的资源，用资源换取传输速率。因此将多个以太网口进行汇聚是非常必要的。随着通信技术的发展，对以太网口的接收速率和资源利用率提出了更高的要求。北京华环电子股份有限公司在申请的专利文献“实现SDH汇聚和以太网汇聚的双总线系统”(申请号200910076090.1，申请公开号CN101459486A，公开日为2009.06.17)中提出了一种SDH汇聚和以太网汇聚的双总线系统，包括以太网总线、SDH总线、SDH汇聚单元、以太网汇聚单元、多种业务支路单元，可以同时实现SDH和以太网业务的汇聚，此系统的优点在于，能提供各种业务的接入、汇聚，汇聚容量大、配置灵活、可扩展性强，可以有效节省汇聚节点的业务端口、降低网络成本、提高网络性能。但是此系统仍然存在一定的缺陷，其一，此系统只是涉及最多两个以太网业务总线的汇聚，不能进行十个甚至几十个以太网业务总线的汇聚；其二，由于此系统是通过交换机进行数据交换完本文档来自技高网...

【技术保护点】
1.一种基于百兆网口的总线聚合系统，包括百兆以太网PHY芯片(1)、接收装置(2)和发送装置(3)，接收装置(2)接收来自百兆以太网PHY芯片(1)的百兆速率数据，发送装置(3)将百兆速率数据发送至百兆以太网PHY芯片(1)，其特征在于：所述接收装置(2)包括：10个百兆以太网PHY接收模块(21)，用于对接收到的百兆以太网PHY芯片的百兆速率数据，进行位宽转换和跨时钟域处理，并将处理后的数据传输至总线汇聚模块；总线汇聚模块(22)，用于对接收到的10个百兆以太网PHY接收模块的10路数据，通过分时隙传输的方式进行总线聚合，并添加每路数据的标志位，最后将聚合后的1路数据和标志位一起传输至接收方...

【技术特征摘要】
1.一种基于百兆网口的总线聚合系统，包括百兆以太网PHY芯片(1)、接收装置(2)和发送装置(3)，接收装置(2)接收来自百兆以太网PHY芯片(1)的百兆速率数据，发送装置(3)将百兆速率数据发送至百兆以太网PHY芯片(1)，其特征在于：所述接收装置(2)包括：10个百兆以太网PHY接收模块(21)，用于对接收到的百兆以太网PHY芯片的百兆速率数据，进行位宽转换和跨时钟域处理，并将处理后的数据传输至总线汇聚模块；总线汇聚模块(22)，用于对接收到的10个百兆以太网PHY接收模块的10路数据，通过分时隙传输的方式进行总线聚合，并添加每路数据的标志位，最后将聚合后的1路数据和标志位一起传输至接收方千兆以太网MAC核；接收方千兆以太网MAC核(23)，用于对接收到的总线汇聚模块的1路数据和标志位，进行位宽转换和跨时钟域处理，并将处理后的数据和标志位传输至发送方千兆以太网MAC核；所述发送装置(3)包括：发送方千兆以太网MAC核(31)，用于对接收到的接收方千兆以太网MAC核的1路数据和标志位，进行位宽转换和跨时钟域处理，并将处理后的数据和标志位传输至总线解汇聚模块；总线解汇聚模块(32)，用于对接收到的发送方千兆以太网MAC核的数据，按照标志位将数据发送到对应的输出处理缓存模块；10个输出处理缓存模块(33)，其10个以太网PHY发送模块一一对应，用于对接收到的总线解汇聚模块的数据进行存储，在存完一帧之后，将数据输出至对应的百兆以太网PHY发送模块；10个百兆以太网PHY发送模块(34)，用于对接收到的输出处理缓存的数据，进行位宽转换和跨时钟域处理，并将处理后的数据传输至百兆以太网PHY芯片。2.根据权利要求书1所述的系统，其特征在于：每一路百兆以太网PHY接收模块(21)包括：百兆数据接收子模块(211)，用于接收4bits位宽，时钟频率为25Mhz的数据；百兆数据接收处理子模块(212)，用于对接收到的数据进行位宽转换和跨时钟域处理，得到数据位宽为8bits，时钟频率12.5Mhz的处理后数据，并将处理后的数据发送到总线汇聚模块。3.根据权利要求书1所述的系统，其特征在于：总线汇聚模块(22)包括：时隙处理子模块(221)，用于对接收到的数据信号进行分时隙传输处理，即先按照12.5Mhz的接收时钟频率接收10路并行百兆速率数据，再利用分时隙传输处理方法汇聚成1路千兆速率数据，最后添加标识各个传输时隙中数据是否有效的标志位；数据发送子模块(222)，用于将时隙处理子模块(221)处理后的1路千兆速率数据和标志位按照125Mhz的发送时钟频率发送到千兆以太网MAC核。4.根据权利要求书3所述的系统，其特征在于，时隙处理子模块(221)接收的10路并行百兆速率数据，包括：第一路rx_data_0信号、第二路rx_data_1信号、第三路rx_data_2信号、第四路rx_data_3信号、第五路rx_data_4信号、第六路rx...

【专利技术属性】
技术研发人员：邱智亮，高宇飞，潘伟涛，张洪斌，寇辰明，曾磊，李熙华，杨彩丽，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西,61