可降低漏电流的栅极驱动电路及其显示器制造技术

一种栅极驱动电路，其包含多个栅极驱动单元，第N级栅极驱动单元用来在输出端输出第N级栅极脉冲信号。所述第N级栅极驱动单元包括上拉控制电路、上拉电路、下拉维持电路、下拉电路和下传电路。所述下传电路包括第三晶体管、第四晶体管和第五晶体管。所述第三晶体管的栅极连接所述第N级预充电压节点，其漏极连接所述第一时钟信号，其源极输出第N级起始脉冲信号。所述第四晶体管的栅极连接所述下拉维持电路，其漏极连接所述第N级起始脉冲信号。所述第五晶体管的栅极连接所述第四晶体管的栅极，其漏极连接所述第N级预充电压节点，其源极连接所述第N级起始脉冲信号。所述下传电路的设计可以减少所述预充电压节点的漏电流。

Gate Drive Circuit and Display for Reducing Leakage Current

【技术实现步骤摘要】
可降低漏电流的栅极驱动电路及其显示器
本专利技术涉及一种显示器，尤指一种使用栅极驱动(Gatedriveronarray，GOA)电路的显示器。
技术介绍
在液晶面板低成本高品质是产业技术的必要条件。栅极阵列(gateonarray,GOA)是一种常用的降低成本的方法，它是将晶体管栅极的功能通过薄膜晶体管液晶显示器(TFTLCD)制程做在玻璃基板上，省掉栅极侧驱动集成电路(IC)，在降低成本的同时，还可以做到无边框，提升产品的市场竞争力。然而当GOA工作在高温时，会增加GOA内晶体管的漏电流，使相应的节点不能够维持其所需要的电压准位，进而影响GOA性能。
技术实现思路
本专利技术的一个目的在于提供一种栅极驱动电路及其显示器，通过改良电路设计以改善GOA的漏电的问题，达到提高GOA的性能稳定的效果。为解决现有技术的上述问题,本专利技术实施例提供一种栅极驱动电路，其包含多个栅极驱动单元，多个所述栅极驱动单元以串联的方式耦接，第N级栅极驱动单元用来在输出端输出第N级栅极脉冲信号。所述第N级栅极驱动单元包括上拉控制电路、上拉电路、下拉维持电路、下拉电路和下传电路。所述上拉控制电路包括第一晶体管，本文档来自技高网...

【技术保护点】
1.一种栅极驱动电路，包含多个栅极驱动单元，多个所述栅极驱动单元以串联的方式耦接，第N级栅极驱动单元用来在输出端输出第N级栅极脉冲信号，其特征在于，所述第N级栅极驱动单元包括：上拉控制电路，包括：第一晶体管，其栅极和其漏极连接第N‑4级起始脉冲信号或第N‑4级栅极脉冲信号；上拉电路，包括：第二晶体管，其栅极连接于第N级预充电压节点，其漏极连接第一时钟信号，其源极连接所述输出端；下拉维持电路，电性连接所述上拉控制电路以及第一电压源；下拉电路，电性连接所述第N级预充电压节点以及所述输出端；下传电路，包括：第三晶体管，其栅极连接所述第N级预充电压节点，其漏极连接所述第一时钟信号，其源极输出第N级起始...

【技术特征摘要】
1.一种栅极驱动电路，包含多个栅极驱动单元，多个所述栅极驱动单元以串联的方式耦接，第N级栅极驱动单元用来在输出端输出第N级栅极脉冲信号，其特征在于，所述第N级栅极驱动单元包括：上拉控制电路，包括：第一晶体管，其栅极和其漏极连接第N-4级起始脉冲信号或第N-4级栅极脉冲信号；上拉电路，包括：第二晶体管，其栅极连接于第N级预充电压节点，其漏极连接第一时钟信号，其源极连接所述输出端；下拉维持电路，电性连接所述上拉控制电路以及第一电压源；下拉电路，电性连接所述第N级预充电压节点以及所述输出端；下传电路，包括：第三晶体管，其栅极连接所述第N级预充电压节点，其漏极连接所述第一时钟信号，其源极输出第N级起始脉冲信号；第四晶体管，其栅极连接所述下拉维持电路，其漏极连接所述第N级起始脉冲信号，其源极连接所述第一电压源；及第五晶体管，其栅极连接所述第四晶体管的栅极，其漏极连接所述第N级预充电压节点，其源极连接所述第N级起始脉冲信号，其中N为正整数。2.根据权利要求1所述的栅极驱动电路，其特征在于，其另包括电容，所述电容的两端分别连接所述第N级预充电压节点和所述输出端。3.根据权利要求1所述的栅极驱动电路，其特征在于，所述第一时钟信号和所述第二时钟脉冲信号互为反相。4.根据权利要求1所述的栅极驱动电路，其特征在于，所述下拉维持电路包括：第六晶体管，其栅极和其漏极连接所述第一时钟信号；第七晶体管，其栅极连接所述第N级预充电压节点，其漏极连接所述第六晶体管的源极，其源极连接所述第一电压源；第八晶体管，其栅极连接所述第六晶体管的源极，其漏极连接所述第一时钟信号，其源极连接所述第四晶体管的栅极...

【专利技术属性】
技术研发人员：奚苏萍，
申请(专利权)人：深圳市华星光电半导体显示技术有限公司，
类型：发明
国别省市：广东,44