利用双面处理的逻辑电路块布局制造技术

一种集成电路器件可以包括由隔离层(620)的背面支撑的p型金属氧化物半导体(PMOS)晶体管。集成电路器件还可以包括由隔离层的与背面相对的正面支撑的n型金属氧化物半导体(NMOS)晶体管。集成电路器件可以进一步包括共享接触部(640)，其延伸穿过隔离层，并且将PMOS晶体管的第一端子电耦合到NMOS晶体管的第一端子。

Logic Circuit Block Layout Using Two-sided Processing

【技术实现步骤摘要】
【国外来华专利技术】利用双面处理的逻辑电路块布局
本公开一般地涉及集成电路(IC)。更具体地，本公开涉及利用双面处理的逻辑电路块布局。
技术介绍
归因于成本和功耗考虑，包括高性能双工器的移动射频(RF)芯片设计(例如，移动RF收发器)已经迁移到深亚微米工艺节点。这种移动RF收发器的设计在该深亚微米工艺节点处变得复杂。这些移动RF收发器的设计复杂性被用以支持通信增强(诸如载波聚合)的添加的电路功能进一步复杂化。对于移动RF收发器的进一步设计挑战包括模拟/RF性能考虑，诸如失配、噪声和其他性能考虑。这些移动RF收发器的设计包括使用附加的无源器件，例如，以抑制谐振，和/或执行滤波、旁路和耦合。这些移动RF收发器的设计可以包括绝缘体上硅(SOI)技术的使用。SOI技术利用分层的“硅-绝缘体-硅”衬底代替常规的硅衬底，以减小寄生器件电容并且改进性能。基于SOI的器件不同于常规的硅制器件，因为硅结在电隔离体(通常是隐埋氧化物(BOX)层)上方。然而，减小厚度的BOX层可能不足以减小由硅层上的有源器件和支撑BOX层的衬底的接近而引起的寄生电容。SOI层上的有源器件可以包括互补金属氧化物半导体(CMOS)晶体管。用于C本文档来自技高网...

【技术保护点】
1.一种集成电路器件，包括：p型金属氧化物半导体(PMOS)晶体管，由隔离层的背面支撑；n型金属氧化物半导体(NMOS)晶体管，由所述隔离层的与所述背面相对的正面支撑；共享接触部，延伸穿过所述隔离层并且将所述PMOS晶体管的第一端子电耦合到所述NMOS晶体管的所述第一端子。

【技术特征摘要】
【国外来华专利技术】2016.12.21 US 15/387,5011.一种集成电路器件，包括：p型金属氧化物半导体(PMOS)晶体管，由隔离层的背面支撑；n型金属氧化物半导体(NMOS)晶体管，由所述隔离层的与所述背面相对的正面支撑；共享接触部，延伸穿过所述隔离层并且将所述PMOS晶体管的第一端子电耦合到所述NMOS晶体管的所述第一端子。2.根据权利要求1所述的集成电路器件，其中所述共享接触部包括：第一共享正面到背面接触部，延伸穿过所述隔离层并且将所述PMOS晶体管的栅极电耦合到所述NMOS晶体管的栅极；以及第二共享接触部，延伸穿过所述隔离层并且将所述PMOS晶体管的所述第一端子电耦合到所述NMOS晶体管的所述第一端子。3.根据权利要求2所述的集成电路器件，还包括：功率供应轨(Vdd)，耦合到所述PMOS晶体管的第二端子；以及接地轨(Vss)，耦合到所述NMOS晶体管的所述第二端子，其中所述集成电路器件包括反相器门，所述反相器门将所述第一共享正面到背面接触部作为输入并且将所述第二共享接触部作为输出。4.根据权利要求1所述的集成电路器件，其中所述PMOS晶体管和所述NMOS晶体管包括鳍型场效应晶体管(FinFET)，其中所述NMOS晶体管的正面鳍部从所述PMOS晶体管的背面鳍部偏移。5.根据权利要求1所述的集成电路器件，其中所述NMOS晶体管和所述PMOS晶体管包括全环栅纳米线、纳米线、或纵向晶体管。6.根据权利要求1所述的集成电路器件，其中所述PMOS晶体管和所述NMOS晶体管包括平面晶体管，其中所述PMOS晶体管的栅极根据交错布置从所述NMOS晶体管的所述栅极偏移。7.根据权利要求1所述的集成电路器件，被集成到射频(RF)前端模块中，所述RF前端模块被并入到以下至少一项中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、固定位置数据单元、移动电话、以及便携式计算机。8.一种集成电路器件，包括：成对的第一极性晶体管，在隔离层的正面上，所述成对的第一极性晶体管并联电耦合；成对的第二极性晶体管，在所述隔离层的与所述正面相对的背面上，所述成对的第二极性晶体管串联电耦合；第一共享接触部，耦合到所述成对的第一极性晶体管中的所述第一晶体管的栅极和所述成对的第二极性晶体管中的所述第一晶体管的所述栅极；第二共享接触部，耦合到所述成对的第一极性晶体管中的所述第二晶体管的所述栅极和所述成对的第二极性晶体管中的所述第二晶体管的所述栅极；第一电压接触部，耦合到所述成对的第一极性晶体管中的每个晶体管的第一端子；第二电压接触部，耦合到所述成对的第二极性晶体管中的一个晶体管的所述第一端子；以及输出接触部，耦合到所述成对的第二极性晶体管中的另一晶体管的第二端子，并且还耦合到所述成对的第一极性晶体管中的两个晶体管的所述第二端子。9.根据权利要求8所述的集成电路器件，其中所述集成电路器件包括双面与非(NAND)逻辑门，所述成对的第一极性晶体管包括p型金属氧化物半导体(PMOS)晶体管，所述成对的第二极性晶体管包括n型金属氧化物半导体(NMOS)晶体管，所述第一电压接触部包括功率供应轨(Vdd)，并且所述第二电压接触部包括接地轨(Vss)。10.根据权利要求8所述的集成电路器件，其中所述集成电路器件包括双面或非(NOR)逻辑门，所述成对的第一极性晶体管包括n型金属氧化物半导体(NMOS)晶体管，所述第一电压接触部包括接地轨(V...

【专利技术属性】
技术研发人员：S·格科特佩里，J·理乔德，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国,US