一种R-LATs系统移动端架构及其信号传输方法技术方案

本发明专利技术提供一种R‑LATs系统移动端架构及其信号传输方法，基于R‑LATs信号识别与提取算法，提升系统动态测量的实时性和稳定性。所述架构，包括多台旋转激光经纬仪，安装在每个待测点的一个光电传感器；光电传感器包括光电传感调理电路、FPGA和ARM；用于实现大规模R‑LATs测量网络面向光电传感器移动端的光平面识别算法，提升了系统动态测量的实时性和稳定性；光电传感调理电路分为信号放大模块、信号滤波模块以及脉冲产生模块，FPGA内部调用了D触发器，32位计数器，FIFO IP核，pll分频模块等，FPGA与ARM之间构建了一定的数据读写和通信机制以实现数据实时无误的传输。

A Mobile Terminal Architecture of R-LATs System and Its Signal Transmission Method

【技术实现步骤摘要】
一种R-LATs系统移动端架构及其信号传输方法
本专利技术属于大尺寸空间测量领域，涉及大规模旋转激光经纬仪测量网络(R-LATs)组网测量，具体为一种R-LATs系统移动端架构及其信号传输方法。
技术介绍
旋转激光经纬仪网络(R-LATs)是大尺寸空间测量的一种重要方法，通过合理的布站，可以实现任意尺寸的测量空间扩展，其测量精度能够保持在±0.2mm，目前广泛的应用于飞机制造、船舶制造、大型天线制造等航空航天与军事领域。在R-LATs工作中，每一台旋转激光经纬仪发出两个具有夹角的扇形平面光，并按照指定速度匀速回转，同时，在每一回转角度的零点发出一覆盖全测量空间的脉冲光。如此，这三个光平面扫过空间中的一个光电传感器P，使之得到三个时间触发信号。这时，基于这三个时间信号和旋转激光经纬仪的转速，可以确定出空间内的唯一一条射线L，其通过旋转激光经纬仪激光面发射中心点O和光电传感器P。如此，当有两台以上旋转激光经纬仪时，它们的空间直线L在空间交汇于一点，即为传感器P的空间位置点。因此，在旋转激光经纬仪的空间相对位置确定后，即可实现大尺寸空间内光电传感器的坐标测量。为满足大空间范围测量，需在空间内放置数十台旋转激光经纬仪装置，固定于测量对象上的光电传感器接受各装置出射的激光平面信号，并进行信号特征识别与提取，便与后续上位机进行坐标计算。由于经纬仪数量多，转速快，单位时间内传感器接收的光平面信号较多，在大规模旋转激光经纬仪空间测量中，光电传感器的光平面信号识别任务复杂且繁重。从而在现有技术中，R-LATs移动端基于识别算法的硬件构架实时性和稳定性无法满足实际要求。专利技术内容针对现有技术中存在的问题，本专利技术提供一种R-LATs系统移动端架构及其信号传输方法，基于R-LATs信号识别与提取算法，提升系统动态测量的实时性和稳定性。本专利技术是通过以下技术方案来实现：一种R-LATs系统移动端架构，包括多台旋转激光经纬仪，安装在每个待测点的一个光电传感器；光电传感器包括光电传感调理电路、FPGA和ARM；所述的光电传感调理电路用于将光电传感器产生的电流脉冲信号转化为TTL电平信号输入FPGA；电流脉冲信号由R-LATs系统内的光平面信号触发光电传感器产生；所述的FPGA作为主控制器，用于TTL电平信号的识别与提取；FPGA包括信号采集与识别模块、时钟模块和用于连接ARM的多根数据线和信号线；采集与识别模块包括依次连接的脉冲D触发器、两个32位计数器和FIFOIP核；脉冲D触发器用于将异步的TTL电平信号进行同步化处理，两个32位计数器分别用于对电平信号上升沿时间和脉冲宽度进行计数得到光脉冲特征数据，FIFOIP核用于FPGA和ARM之间进行光脉冲特征数据的缓存；时钟模块包括用于将50MHz全局时钟分频为150MHz高频时钟的PLLIP核，分频后的高频时钟各并行识别线程的共同时钟；所述的ARM作为协从控制器，用于通过多根数据线对光脉冲特征数据进行读写和传输。优选的，所述的光电传感调理电路包括依次连接的信号放大模块、信号滤波模块以及脉冲产生模块；电流脉冲信号通过信号放大模块进行放大，之后通过信号滤波模块滤除环境光的干扰，最后使其经过比较电路产生TTL电平信号。进一步，信号放大模块采用前置跨阻放大器进行前置跨阻放大，信号滤波模块采用二级减法滤波器进行二级减法滤波，超低纹波电源模块分别为前置跨阻放大器、二级减法滤波器和脉冲产生模块进行供电。优选的，所述的ARM上连接无线通信模块，将ARM与上位机连入局部无线传感网络中，用于移动端与上位机端的数据交互。进一步，所述的无线通信模块采用WIFI转串口模块，将ARM端串口与WIFI模块连接。优选的，FIFOIP核的写使能在FPGA内部产生，读使能由STM32产生；所述多根数据线和信号线包括一条32位数据线和用于实现该读写机制的三根信号线；三根信号线分别对应FPGA在数据更新时向ARM发送使能信号DATA_EN；ARM空闲时向FPGA发送使能信号RD_IN；ARM重启时向FPGA发送使能信号ORG_IN；一条32位数据线DATA_OUT用于FPGA与ARM之间光脉冲特征数据的传输。进一步，ARM采用STM32；STM32输出的使能信号RD_IN和使能信号ORG_IN由读使能D触发器同步化之后接入FIFO，FIFO输出的使能信号DATA_EN和数据DATA_OUT连接STM32的输入端。一种R-LATs系统移动端架构的信号传输方法，基于上述任意一所述的移动端架构，包括如下步骤，步骤1，光平面信号触发光电传感器产生电流脉冲信号；光电传感调理电路将电流信号转化为TTL电平信号输入FPGA；步骤2，FPGA中通过PLLIP核将50MHz全局时钟分频为150MHz高频时钟，作为各并行识别线程的共同时钟；配置两个32位计数器分别对电平信号上升沿时间和脉冲宽度进行计数，并通过数据锁存模块存储计数值，各并行识别线程同时对所存储数据进行识别；通过脉冲D触发器将异步信号同步化处理；步骤3，采用FIFO用于数据缓存：FIFO写使能在FPGA内部产生，读使能由STM32产生；FPGA与ARM之间通过32位数据线进行光脉冲特征数据的传输；并调用多根信号线，根据需求构建读写机制用于光脉冲特征数据实时且稳定的传输。优选的，将高频时钟作为脉冲边沿，用两个32位计数器进行计数：一个计数器在捕获第一个脉冲上升沿时开始计数，并在每一个上升沿到来时将计数值存入数据锁存器，用于提取脉冲的起点时序位置；另一个计数器在每一个脉冲上升沿开始计数，并在每一个脉冲下降沿到来时将计数值存入数据锁存器；同时计数器清零，用于提取脉冲的脉宽时间。优选的，FIFO写使能在FPGA内部产生，每当捕获到上升沿或下降沿就会产生一个时钟周期的写使能，并将数据锁存器中的数据写入FIFO，FIFO读使能由ARM产生，读使能信号经由读使能D触发器同步化之后接入FIFO，读取FIFO中存储的数据。与现有技术相比，本专利技术具有以下有益的技术效果：本专利技术一种R-LATs系统移动端架构，用于实现大规模R-LATs测量网络面向光电传感器移动端的光平面识别算法，具体分为光电传感调理电路、FPGA和ARM三个部分，提升了系统动态测量的实时性和稳定性；光电传感调理电路分为信号放大模块、信号滤波模块以及脉冲产生模块，FPGA内部调用了D触发器，32位计数器，FIFOIP核，pll分频模块等，FPGA与ARM之间构建了一定的数据读写和通信机制以实现数据实时无误的传输。附图说明图1为大规模R-LATs测量网工作示意图。图2为本专利技术实例中所述的R-LATs系统移动端架构的结构框图。具体实施方式下面结合具体的实施例对本专利技术做进一步的详细说明，所述是对本专利技术的解释而不是限定。本专利技术一种R-LATs系统移动端架构，是针对R-LATs系统移动端信号接收与处理的硬件架构，其面向移动端光平面信号的识别与提取算法并行执行。如图1所示，以光电传感器为信号接收器，FPGA作为主控器，ARM作为协从器。光电传感器负责光平面信号采集与处理；FPGA负责信号识别与提取；ARM负责信号的计算与传输。如图2所示，首先，光平面信号触发光电传感器产生电流脉冲信号；然后，光电传感调理电路将电流信号转化为TTL电平信号本文档来自技高网...

【技术保护点】
1.一种R‑LATs系统移动端架构，其特征在于，包括多台旋转激光经纬仪，安装在每个待测点的一个光电传感器；光电传感器包括光电传感调理电路、FPGA和ARM；所述的光电传感调理电路用于将光电传感器产生的电流脉冲信号转化为TTL电平信号输入FPGA；电流脉冲信号由R‑LATs系统内的光平面信号触发光电传感器产生；所述的FPGA作为主控制器，用于TTL电平信号的识别与提取；FPGA包括信号采集与识别模块、时钟模块和用于连接ARM的多根数据线和信号线；采集与识别模块包括依次连接的脉冲D触发器、两个32位计数器和FIFO IP核；脉冲D触发器用于将异步的TTL电平信号进行同步化处理，两个32位计数器分别用于对电平信号上升沿时间和脉冲宽度进行计数得到光脉冲特征数据，FIFO IP核用于FPGA和ARM之间进行光脉冲特征数据的缓存；时钟模块包括用于将50MHz全局时钟分频为150MHz高频时钟的PLL IP核，分频后的高频时钟各并行识别线程的共同时钟；所述的ARM作为协从控制器，用于通过多根数据线对光脉冲特征数据进行读写和传输。

【技术特征摘要】
1.一种R-LATs系统移动端架构，其特征在于，包括多台旋转激光经纬仪，安装在每个待测点的一个光电传感器；光电传感器包括光电传感调理电路、FPGA和ARM；所述的光电传感调理电路用于将光电传感器产生的电流脉冲信号转化为TTL电平信号输入FPGA；电流脉冲信号由R-LATs系统内的光平面信号触发光电传感器产生；所述的FPGA作为主控制器，用于TTL电平信号的识别与提取；FPGA包括信号采集与识别模块、时钟模块和用于连接ARM的多根数据线和信号线；采集与识别模块包括依次连接的脉冲D触发器、两个32位计数器和FIFOIP核；脉冲D触发器用于将异步的TTL电平信号进行同步化处理，两个32位计数器分别用于对电平信号上升沿时间和脉冲宽度进行计数得到光脉冲特征数据，FIFOIP核用于FPGA和ARM之间进行光脉冲特征数据的缓存；时钟模块包括用于将50MHz全局时钟分频为150MHz高频时钟的PLLIP核，分频后的高频时钟各并行识别线程的共同时钟；所述的ARM作为协从控制器，用于通过多根数据线对光脉冲特征数据进行读写和传输。2.根据权利要求1所述的一种R-LATs系统移动端架构，其特征在于，所述的光电传感调理电路包括依次连接的信号放大模块、信号滤波模块以及脉冲产生模块；电流脉冲信号通过信号放大模块进行放大，之后通过信号滤波模块滤除环境光的干扰，最后使其经过比较电路产生TTL电平信号。3.根据权利要求2所述的一种R-LATs系统移动端架构，其特征在于，信号放大模块采用前置跨阻放大器进行前置跨阻放大，信号滤波模块采用二级减法滤波器进行二级减法滤波，超低纹波电源模块分别为前置跨阻放大器、二级减法滤波器和脉冲产生模块进行供电。4.根据权利要求1所述的一种R-LATs系统移动端架构，其特征在于，所述的ARM上连接无线通信模块，将ARM与上位机连入局部无线传感网络中，用于移动端与上位机端的数据交互。5.根据权利要求4所述的一种R-LATs系统移动端架构，其特征在于，所述的无线通信模块采用WIFI转串口模块，将ARM端串口与WIFI模块连接。6.根据权利要求1所述的一种R-LATs系统移动端架构，其特征在于，FIFOIP核的写使能在FPGA内部产生，读使能由STM32产生；所述多根数据线和信号线包括一条32位数据线和用于实现该读写机制的三根信号线；...

【专利技术属性】
技术研发人员：贾康，邵山，刘志刚，苏文军，孙庆龙，付刚，何睿华，洪军，
申请(专利权)人：西安交通大学，
类型：发明
国别省市：陕西,61