脉冲产生装置和包括该脉冲产生装置的芯片制造方法及图纸

本申请实施例公开了脉冲产生装置和包括该脉冲产生装置的芯片，该脉冲产生装置可以包括：第一逻辑电路，其包括接收触发信号的第一输入端、第一重置端、输出响应于触发信号而产生的脉冲信号的第一输出端以及第二输出端，其中，在第一逻辑电路处于稳定状态时，第一输出端与第二输出端的电平状态相反；多位计数器，其包括接收时钟信号的第二输入端、与所述第二输出端连接的第二重置端以及多个第三输出端；以及第二逻辑电路，其包括与至少一个第三输出端连接的第三输入端以及与第一重置端连接的第四输出端。通过利用本申请实施例提供的技术方案，可以提高脉冲信号的宽度的控制精度，并且减少所占用的芯片面积。

Pulse Generator and Chip Including the Pulse Generator

【技术实现步骤摘要】
脉冲产生装置和包括该脉冲产生装置的芯片
本申请涉及集成电路
，特别涉及一种脉冲产生装置和包括该脉冲产生装置的芯片。
技术介绍
本部分的描述仅提供与本申请公开相关的背景信息，而不构成现有技术。现有的集成电路中通常使用单稳态触发器来产生具有固定宽度的脉冲信号。单稳态触发器是一种具有稳态和暂稳态两种工作状态的基本脉冲单元电路，其可以广泛地应用于脉冲的整形、延迟、定时以及时间测量等，是现代集成电路设计不可或缺的电路模块。单稳态触发器一般由逻辑门电路和RC电路组成，并且可以通过电容充电或放电来控制所产生的脉冲信号的宽度。例如，如图1所示，单稳态触发器可以由或非门G1、非门G2、电容(C,Cd)和电阻(R,Rd)组成，其中，电容C和电阻R构成RC电路，电容Cd和电阻Rd构成一个时间常数很小的微分电路，该微分电路主要用于将VI端较宽的矩形触发脉冲信号信号转换为Vd端较窄的尖触发脉冲信号信号。该单稳态触发器的工作原理如下：当单稳态触发器处于稳态时，VI端的电压等于0，Vd处的电压等于0，V12处的电压等于VDD，Vo处的电压等于0，Vo1处的电压等于VDD，电容C两端的电压差等于0；当接收到触本文档来自技高网...

【技术保护点】
1.一种脉冲产生装置，其特征在于，所述脉冲产生装置包括：第一逻辑电路，其包括接收触发信号的第一输入端、第一重置端、输出响应于所述触发信号而产生的脉冲信号的第一输出端以及第二输出端，其中，在所述第一逻辑电路处于稳定状态时，所述第一输出端与所述第二输出端的电平状态相反；多位计数器，其包括接收时钟信号的第二输入端、与所述第二输出端连接的第二重置端以及多个第三输出端，并且被配置为在所述第一输出端输出的脉冲信号为有效电平时对所述时钟信号进行计数；以及第二逻辑电路，其包括与至少一个所述第三输出端连接的第三输入端以及与所述第一重置端连接的第四输出端，并且被配置为根据所述多位计数器的计数状态而通过所述第四输出...

【技术特征摘要】
1.一种脉冲产生装置，其特征在于，所述脉冲产生装置包括：第一逻辑电路，其包括接收触发信号的第一输入端、第一重置端、输出响应于所述触发信号而产生的脉冲信号的第一输出端以及第二输出端，其中，在所述第一逻辑电路处于稳定状态时，所述第一输出端与所述第二输出端的电平状态相反；多位计数器，其包括接收时钟信号的第二输入端、与所述第二输出端连接的第二重置端以及多个第三输出端，并且被配置为在所述第一输出端输出的脉冲信号为有效电平时对所述时钟信号进行计数；以及第二逻辑电路，其包括与至少一个所述第三输出端连接的第三输入端以及与所述第一重置端连接的第四输出端，并且被配置为根据所述多位计数器的计数状态而通过所述第四输出端向所述第一逻辑电路反馈重置信号。2.根据权利要求1所述的脉冲产生装置，其特征在于，所述第一逻辑电路包括SR锁存器或者由D锁存器构成的具有等同于所述SR锁存器的功能的逻辑电路。3.根据权利要求2所述的脉冲产生装置，其特征在于，所述SR锁存器包括两个CMOS或非门电路或者两个CMOS与非门电路，所述第二逻辑电路包括多输入与门电路或者多输入非门电路。4.根据权利要求1所述的脉冲产生装置，其特征在于，所述多位计数器包括多位二进制计数器、多位十进制计数器、多位环形计数器或移位寄存器型计数器。5.根据权利要求1所述的脉冲产生装置，其特征在于，至少两个所述第三输入端与所述多位计数器中的对应的至少两...

【专利技术属性】
技术研发人员：张玺，徐青，王麟，
申请(专利权)人：湖北京邦科技有限公司，
类型：发明
国别省市：湖北,42