GOA电路及显示面板制造技术

本申请实施例提供的GOA电路及显示面板，采用较为简单的电路设计输出负脉冲波形信号，且通过改变时钟信号的高电位至第一高电平信号的电位，从而提升GOA电路的输出能力；并通过第一电容和第二电容对该GOA电路进行改善，使得GOA电路更加稳定。

GOA Circuit and Display Panel

【技术实现步骤摘要】
GOA电路及显示面板
本申请涉及显示
，具体涉及一种GOA电路及显示面板。
技术介绍
GOA(英文全称：GateDriveronArray，中文全称：集成栅极驱动电路)技术将栅极驱动电路集成在显示面板的阵列基板上，从而可以省掉栅极驱动集成电路部分，以从材料成本和制作工艺两方面降低产品成本。在有机发光二极管显示面板中，GOA电路输出的信号需要两种脉冲波形：一种为正脉冲波形，该波形可以使用常规的GOA电路产生；另一种为负脉冲波形。然而，现有的GOA电路为生成负脉冲波形的信号，其电路设计较为复杂。
技术实现思路
本申请实施例的目的在于提供一种GOA电路及显示面板，能够解决现有的GOA电路为生成负脉冲波形的信号，其电路设计较为复杂的技术问题。本申请实施例提供一种GOA电路，包括：多级级联的GOA单元，每一级GOA单元均包括：输入模块、反相模块、维持模块、第一输出模块、第二输出模块、输出控制模块；所述输入模块接入本级时钟信号以及上一级级传信号，并电性连接于第一节点，用于在所述本级时钟信号的控制下将所述上一级级传信号输出至所述第一节点；所述反相模块电性连接于第二节点以及所述第一节点，用于在所述第一节点的电位控制下，控制所述第二节点的电位；所述维持模块接入低电平信号，并电性连接于所述第二节点以及所述第一节点，用于在所述第二节点的电位控制下，维持所述第一节点的电位在所述低电平信号的电位；所述第一输出模块接入所述本级时钟信号，并电性连接于所述第二节点，用于在所述第二节点的电位控制下，输出本级级传信号；所述第二输出模块接入所述本级时钟信号，并电性连接于所述第二节点，用于在所述第二节点的电位控制下，输出本级扫描信号；所述输出控制模块接入第一高电平信号和第二高电平信号，并电性连接于所述第一节点、所述本级扫描信号以及所述本级级传信号，用于在所述第一节点的电位控制下，将所述本级级传信号上拉至所述第一高电平信号的电位，以及将所述本级扫描信号上拉至所述第二高电平信号的电位；其中，所述第一高电平信号的电位大于所述第二高电平信号的电位，且所述本级时钟信号的高电位等于所述第一高电平信号的电位。在本申请所述的GOA电路中，所述输入模块包括第一晶体管；所述第一晶体管的栅极电性连接于所述本级时钟信号，所述第一晶体管的源极电性连接于所述上一级级传信号，所述第一晶体管的漏极电性连接于所述第一节点。在本申请所述的GOA电路中，所述反相模块包括第二晶体管、第三晶体管、第四晶体管以及第五晶体管；所述第二晶体管的栅极以及所述第三晶体管的栅极均电性连接于所述第一节点，所述第二晶体管的源极以及所述第三晶体管的源极均电性连接于所述低电平信号；所述第二晶体管的漏极、所述第四晶体管的漏极以及所述第五晶体管的栅极电性连接，所述第四晶体管的栅极、所述第四晶体管的源极以及所述第五晶体管的源极均与所述高电平信号电性连接；所述第三晶体管的漏极以及所述第五晶体管的漏极均与所述第二节点电性连接。在本申请所述的GOA电路中，所述维持模块包括第六晶体管；所述第六晶体管的栅极电性连接于所述第二节点，所述第六晶体管的源极电性连接于所述低电平信号，所述第六晶体管的漏极电性连接于所述第一节点。在本申请所述的GOA电路中，所述第一输出模块包括第七晶体管；所述第七晶体管的栅极电性连接于所述第二节点，所述第七晶体管的源极电性连接于所述本级时钟信号，所述第七晶体管的漏极电性连接于所述本级级传信号。在本申请所述的GOA电路中，所述第二输出模块包括第八晶体管；所述第八晶体管的栅极电性连接于所述第二节点，所述第八晶体管的源极电性连接于所述本级时钟信号，所述第八晶体管的漏极电性连接于所述本级扫描信号。在本申请所述的GOA电路中，所述输出控制模块包括第九晶体管以及第十晶体管；所述第九晶体管的栅极以及所述第十晶体管的栅极均电性连接于所述第一节点，所述第九晶体管的源极电性连接于所述第一高电平信号，所述第十晶体管的源极电性连接于所述第二高电平信号，所述第九晶体管的漏极电性连接于所述本级级传信号，所述第十晶体管的漏极电性连接于所述本级扫描信号。在本申请所述的GOA电路中，所述GOA电路还包括第十一晶体管；所述第十一晶体管的栅极以及源极均电性连接于复位信号，所述第十一晶体管的漏极电性连接于所述第一节点。在本申请所述的GOA电路中，所述GOA电路还包括第一电容和第二电容；所述第一电容的第一端电性连接于所述第一节点，所述第一电容的第二端电性连接于下一级级传信号；所述第二电容的第一端电性连接于所述本级本级时钟信号，所述第二电容的第二端电性连接于所述本级级传信号。本申请实施例还提供一种显示面板，包括以上所述的GOA电路。本申请实施例提供的GOA电路及显示面板，采用较为简单的电路设计输出负脉冲波形信号，且通过改变时钟信号的高电位至第一高电平信号的电位，从而提升GOA电路的输出能力；并通过第一电容和第二电容对该GOA电路进行改善，使得GOA电路更加稳定。附图说明为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本申请实施例提供的GOA电路的结构示意图；图2为本申请实施例提供的GOA电路中一GOA单元的第一种电路示意图；图3为本申请实施例提供的GOA电路中一GOA单元的信号时序图；图4为本申请实施例提供的GOA电路中一GOA单元输出能力增强的原理时序示意图；图5为本申请实施例提供的GOA电路中一GOA单元的第二种电路示意图；图6为本申请实施例提供的GOA电路中一GOA单元的稳压原理时序示意图图；图7为本申请实施例提供的GOA电路中一GOA单元的第三种电路示意图；以及图8为本申请实施例提供的显示面板的结构示意图。具体实施方式下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。本申请所有实施例中采用的晶体管可以为薄膜晶体管或场效应管或其他特性相同的器件，由于这里采用的晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。在本申请实施例中，为区分晶体管除栅极之外的两极，将其中一极称为源极，另一极称为漏极。按附图中的形态规定开关晶体管的中间端为栅极、信号输入端为源极、输出端为漏极。此外本申请实施例所采用的晶体管均为N型晶体管，其中，N型晶体管为在栅极为高电平时导通，在栅极为低电平时截止。请参阅图1，图1为本申请实施例提供的GOA电路的结构示意图。如图1所示，本申请实施例提供的GOA电路10包括多级级联的GOA单元20。每一级GOA单元20均用于输出一负脉冲波形的扫描信号以及一负脉冲波形的级传信号。其中，当该GOA电路10工作时，第一级GOA单元20接入起始信号STV，随后，第二级GOA单元20、第三级GOA单元20，……，最后一级GOA单元20依次级传启动。例如，以级联的第n-1级GOA单元、第n级GOA单元和第n+1级GOA单元为例。本文档来自技高网...

【技术保护点】
1.一种GOA电路，其特征在于，包括：多级级联的GOA单元，每一级GOA单元均包括：输入模块、反相模块、维持模块、第一输出模块、第二输出模块、输出控制模块；所述输入模块接入本级时钟信号以及上一级级传信号，并电性连接于第一节点，用于在所述本级时钟信号的控制下将所述上一级级传信号输出至所述第一节点；所述反相模块电性连接于第二节点以及所述第一节点，用于在所述第一节点的电位控制下，控制所述第二节点的电位；所述维持模块接入低电平信号，并电性连接于所述第二节点以及所述第一节点，用于在所述第二节点的电位控制下，维持所述第一节点的电位在所述低电平信号的电位；所述第一输出模块接入所述本级时钟信号，并电性连接于所述第二节点，用于在所述第二节点的电位控制下，输出本级级传信号；所述第二输出模块接入所述本级时钟信号，并电性连接于所述第二节点，用于在所述第二节点的电位控制下，输出本级扫描信号；所述输出控制模块接入第一高电平信号和第二高电平信号，并电性连接于所述第一节点、所述本级扫描信号以及所述本级级传信号，用于在所述第一节点的电位控制下，将所述本级级传信号上拉至所述第一高电平信号的电位，以及将所述本级扫描信号上拉至所述第二高电平信号的电位；其中，所述第一高电平信号的电位大于所述第二高电平信号的电位，且所述本级时钟信号的高电位等于所述第一高电平信号的电位。...

【技术特征摘要】
1.一种GOA电路，其特征在于，包括：多级级联的GOA单元，每一级GOA单元均包括：输入模块、反相模块、维持模块、第一输出模块、第二输出模块、输出控制模块；所述输入模块接入本级时钟信号以及上一级级传信号，并电性连接于第一节点，用于在所述本级时钟信号的控制下将所述上一级级传信号输出至所述第一节点；所述反相模块电性连接于第二节点以及所述第一节点，用于在所述第一节点的电位控制下，控制所述第二节点的电位；所述维持模块接入低电平信号，并电性连接于所述第二节点以及所述第一节点，用于在所述第二节点的电位控制下，维持所述第一节点的电位在所述低电平信号的电位；所述第一输出模块接入所述本级时钟信号，并电性连接于所述第二节点，用于在所述第二节点的电位控制下，输出本级级传信号；所述第二输出模块接入所述本级时钟信号，并电性连接于所述第二节点，用于在所述第二节点的电位控制下，输出本级扫描信号；所述输出控制模块接入第一高电平信号和第二高电平信号，并电性连接于所述第一节点、所述本级扫描信号以及所述本级级传信号，用于在所述第一节点的电位控制下，将所述本级级传信号上拉至所述第一高电平信号的电位，以及将所述本级扫描信号上拉至所述第二高电平信号的电位；其中，所述第一高电平信号的电位大于所述第二高电平信号的电位，且所述本级时钟信号的高电位等于所述第一高电平信号的电位。2.根据权利要求1所述的GOA电路，其特征在于，所述输入模块包括第一晶体管；所述第一晶体管的栅极电性连接于所述本级时钟信号，所述第一晶体管的源极电性连接于所述上一级级传信号，所述第一晶体管的漏极电性连接于所述第一节点。3.根据权利要求2所述的GOA电路，其特征在于，所述反相模块包括第二晶体管、第三晶体管、第四晶体管以及第五晶体管；所述第二晶体管的栅极以及所述第三晶体管的栅极均电性连接于所述第一节点，所述第二晶体管的源极以及所述第三晶体管的源极均电性连接于所述低电平信号；所述第二晶体管的漏极、所述第四晶体管的漏极以及所述第五晶体管的栅极电性连接，所述第...

【专利技术属性】
技术研发人员：张留旗，
申请(专利权)人：深圳市华星光电半导体显示技术有限公司，
类型：发明
国别省市：广东,44