一种带有双外延层的沟槽栅双极型晶体管器件制造技术

本申请公开了一种带有双外延层的沟槽栅双极型晶体管器件，包括硅衬底、双外延层、沟槽区、栅氧化层、多晶硅栅电极、发射极电极、绝缘介质层、N+发射区、P+深阱区、N型场终止区、P型集电极区及集电极；双外延层形成于硅衬底表面；沟槽区贯穿双外延层并延伸至硅衬底；栅氧化层形成于沟槽区内；多晶硅栅电极生长于沟槽区内；N+发射区形成于双外延层表面并与多晶硅栅电极电连接；P+深阱区形成于N+发射区之间；绝缘介质层形成于多晶硅栅电极以及双外延层表面；发射极电极形成于N+发射区、P+深阱区以及绝缘介质层上。本申请可保证器件阈值电压和通态电压的一致性，并增大器件元胞区击穿电压。

A Grooved Gate Bipolar Transistor Device with Double Epitaxy Layer

【技术实现步骤摘要】
一种带有双外延层的沟槽栅双极型晶体管器件
本申请属于绝缘栅双极型晶体管器件
，具体涉及一种带有双外延层的沟槽栅双极型晶体管器件。
技术介绍
IGBT(InsulatedGateBipolarTransistor)，绝缘栅双极型晶体管，是由BJT(双极型三极管)和MOS(绝缘栅型场效应管)组成的复合全控型电压驱动式功率半导体器件，兼有MOSFET的高输入阻抗和BJT的低导通压降两方面的优点。BJT饱和压降低，电流密度大，但驱动电流较大；MOSFET驱动功率很小，开关速度快，但导通压降大，电流密度小。IGBT综合了以上两种器件的优点，是理想的半导体功率开关器件。近年来，IGBT芯片已发展到数百安培额定电流的芯片，开关频率可以高达100KHz，能够使功率模块小型化，因此有着广阔的发展和应用前景。在现有沟槽型绝缘栅双极型晶体管结构的工艺中，通常采用高能量注入磷原子并进行高温推阱，形成空穴载流子存储层来增大导通时的载流子浓度，从而降低导通压降。如图1所示，现有的沟槽栅双极型晶体管器件包括：沟槽区290，栅氧化层291，多晶硅栅电极292，发射极电极280，绝缘介质层270，N+发射区26本文档来自技高网...

【技术保护点】
1.一种带有双外延层的沟槽栅双极型晶体管器件，其特征在于，包括：硅衬底、双外延层、沟槽区、栅氧化层、多晶硅栅电极、发射极电极、绝缘介质层、N+发射区、P+深阱区、N型场终止区、P型集电极区以及集电极；所述双外延层形成于所述硅衬底表面；所述沟槽区依次贯穿所述双外延层，并延伸至所述硅衬底设置；所述栅氧化层形成于所述沟槽区的内壁；所述多晶硅栅电极形成于所述沟槽区内；所述N+发射区形成于所述双外延层表面，并与所述多晶硅栅电极的两侧面相连接以形成电子导电通道；所述P+深阱区形成于所述N+发射区之间，且两者交叠设置；所述绝缘介质层形成于所述多晶硅栅电极以及所述双外延层表面；所述发射极电极形成于所述N+发射...

【技术特征摘要】
1.一种带有双外延层的沟槽栅双极型晶体管器件，其特征在于，包括：硅衬底、双外延层、沟槽区、栅氧化层、多晶硅栅电极、发射极电极、绝缘介质层、N+发射区、P+深阱区、N型场终止区、P型集电极区以及集电极；所述双外延层形成于所述硅衬底表面；所述沟槽区依次贯穿所述双外延层，并延伸至所述硅衬底设置；所述栅氧化层形成于所述沟槽区的内壁；所述多晶硅栅电极形成于所述沟槽区内；所述N+发射区形成于所述双外延层表面，并与所述多晶硅栅电极的两侧面相连接以形成电子导电通道；所述P+深阱区形成于所述N+发射区之间，且两者交叠设置；所述绝缘介质层形成于所述多晶硅栅电极以及所述双外延层表面；所述发射极电极形成于所述N+发射区、所述P+深阱区以及所述绝缘介质层上；所述N型场终止区形成于所述硅衬底背面；所述P型集电极区与所述N型场终止区背面接触；所述集电极形成于所述P型集电极区的背面。2.根据权利要求1所述的器件，其特征在于，所述双外延层包括N型外延层以及P型外延层，其中，所述N型外延层形成于所述硅衬底表面，所述P型外延层形成于所述N型外延层表面。3.根据权利要求2所述的器件，其特征在于，在所述硅衬底上形成厚度可控，浓度均匀的N型外延层，其中，所述N型外延层的掺杂浓度为1E14-1E16cm-3，厚度为1-5um。4.根据权利要求2或3所述的器件，其特征在于，在所述N...

【专利技术属性】
技术研发人员：阳平，
申请(专利权)人：上海擎茂微电子科技有限公司，
类型：新型
国别省市：上海,31