一种基于4-Booth编码的低功耗乘法器制造技术

本发明专利技术公开的一种基于4‑Booth编码的低功耗乘法器，包括由至少两个编码器并联组成的编码器组，编码器组的输入端连接有位选择器，位选择器的输入端分别与乘数输入端口、被乘数输入端口连接，位选择器的输入端与乘数输入端口、被乘数输入端口之间分别连接有第一Power gating开关，编码器组的输出端通过第二Power gating开关与压缩器的输入端连接，压缩器的输出端通过第三Power gating开关与超前进位加法器的输入端连接。本发明专利技术公开的一种基于4‑Booth编码的低功耗乘法器能够在保证计算结果正确的同时，降低功耗。

A Low Power Multiplier Based on 4-Booth Coding

【技术实现步骤摘要】
一种基于4-Booth编码的低功耗乘法器
本专利技术属于低功耗乘法器
，具体涉及一种基于4-Booth编码的低功耗乘法器。
技术介绍
在高速数字信号处理(DSP)、微处理器(MCU)以及RISC等各类芯片中，乘法器是不可缺少的单元，并且乘法器往往处于关键路径中，因此，系统的速度往往取决于乘法器的速度。为实现流水线的正常工作，处于执行单元的乘法器需要在一个时钟周期内完成。通过优化乘法器的设计能够影响并提高整个处理器的运算效率和稳定性。因此，高速可便携低功耗的乘法器设计是专用集成电路、数字信号处理领域以及数字滤波领域系统设计中十分重要且必要的一环。高速可便携低功耗的乘法器的一种实现方案是提高并行计算量，减少后续计算量，对于N位乘法来说，常规算法器会产生N位部分积，累加之后可得最终结果，而自Booth编码算法问世以来，在很大程度上提高了乘法器的性能。其基本原理是通过减少部分积的数量来简化运算，且参与乘法运算的乘数与被乘数的位数越多，Booth编码算法简化运算的能力越突出。典型的Booth编码算法有：基2-Booth编码、基4-Booth编码、基8-booth编码算法。基2-Booth本文档来自技高网...

【技术保护点】
1.一种基于4‑Booth编码的低功耗乘法器，其特征在于，包括由至少两个编码器并联组成的编码器组，所述编码器组的输入端连接有位选择器，所述位选择器的输入端分别与乘数输入端口、被乘数输入端口连接，所述位选择器的输入端与乘数输入端口、被乘数输入端口之间分别连接有第一Power gating开关，所述第一Power gating开关用于根据输入的乘数或被乘数是否为零而开通或关闭电路，所述编码器组控制补码信号输出部分积，所述编码器组的输出端通过第二Power gating开关与压缩器的输入端连接，所述第二Power gating根据编码器组生成部分积的最大延迟开通电路，所述压缩器的输出端通过第三Pow...

【技术特征摘要】
1.一种基于4-Booth编码的低功耗乘法器，其特征在于，包括由至少两个编码器并联组成的编码器组，所述编码器组的输入端连接有位选择器，所述位选择器的输入端分别与乘数输入端口、被乘数输入端口连接，所述位选择器的输入端与乘数输入端口、被乘数输入端口之间分别连接有第一Powergating开关，所述第一Powergating开关用于根据输入的乘数或被乘数是否为零而开通或关闭电路，所述编码器组控制补码信号输出部分积，所述编码器组的输出端通过第二Powergating开关与压缩器的输入端连接，所述第二Powergating根据编码器组生成部分积的最大延迟开通电路，所述压缩器的输出端通过第三Powergating开关与超前进位加法器的输入端连接，所述第三Powergating开关用以接收压缩器最终输出的伪和、进位信号而开通电路，所述超前进位加法器的输出端输出被乘数与乘数的乘积。2.如权利要求1所述的一种基于4-Booth编码的低功耗乘法器，其特征在于，所述编码器具有三个数据输入端，每个所述编码器的三个数据输入端均与所述位选择器的输出端连接，每个所述编码器的输出端均与第二Powergating开关连接。3.如权利要求1所述的一种基于4-Booth编码的低功耗乘法器，其特征在于，所述编码器逻辑电路包括三输入与门，所述三输入与门的三个输入端为编码器的输入端，所述三输入与门的输出端与保留进位加法器的输入端连接，所述三输入与门的三个输入端通过寄存器Ⅰ与所述保留进位加法器的输入端连接，所述寄存器Ⅰ输出位选择器输出信号对应的Ei，所述保留进位加法器的伪和信...

【专利技术属性】
技术研发人员：余宁梅，马文恒，高钰迪，黄自力，张文东，刘和娜，
申请(专利权)人：西安理工大学，
类型：发明
国别省市：陕西,61