固态图像拾取元件和电子装置制造方法及图纸

公开了一种固态图像拾取元件，其中用于存储由光电转换部分光电转换的电荷的电荷存储部分、选择性地将复位电压施加到电荷存储部分的复位晶体管、其栅电极电连接到电荷存储部分的放大晶体管、以及串联连接到放大晶体管的选择晶体管设置在像素中。固态图像拾取元件提供有：将电荷存储部分和放大晶体管的栅电极彼此电连接的第一布线；第二布线，电连接到放大晶体管和选择晶体管的公共连接节点，并且沿第一布线形成；以及第三布线，将放大晶体管和选择晶体管彼此电连接。

Solid-state image pickup elements and electronic devices

【技术实现步骤摘要】
【国外来华专利技术】固态图像拾取元件和电子装置
本公开涉及固态成像元件和电子设备。
技术介绍
在互补金属氧化物半导体(CMOS)图像传感器中，当复位脉冲在浮置扩散单元(下文中称为“FD单元”)已复位后返回到无效状态时，FD单元处于浮置状态。因此，对应于电容耦合的馈通使FD单元的电压降低。此外，当复位脉冲返回到无效状态时，也发生电荷注入，也就是，存在于复位晶体管的沟道中的电子注入到FD单元中的现象，并且这种现象也以类似的方式使FD单元的电压(下文中称为“FD电压”)降低。FD电压降将使从光电转换单元的电子的读出恶化，因此，需要考虑FD电压的下降量来执行像素设计。作为考虑FD电压降的像素设计，可以想到增强像素内的布线的布图并且使用伴随布线的电位变化的耦合。常规地，作为增强像素内的布线的布图的技术，存在这样的技术，其中在FD布线下方提供屏蔽布线，并且屏蔽布线导电地连接到源极跟随放大器的输出端子(例如，参见专利文献1)。专利文献专利文献1：日本专利申请国际公开(公开)第2012-502469号。
技术实现思路
本专利技术要解决的问题同时，在典型CMOS图像传感器中，仅复位脉冲的馈通和复位晶体管中的电荷注入对FD单元复位后的电压降有影响，并且信号电荷在FD单元中停留几微秒。因此，FD单元不容易受到诸如结泄漏的电场暗电流的影响。另一方面，在电荷累积单元不能耗尽的情况下，例如，在光电转换单元中使用有机光电转换膜并且伴随电极中的一个连接到FD单元的情况下，需要在FD单元中累积信号电荷。因此，FD单元的暗电流也与信号电荷的累积一起累积。此外，在使用有机膜的配置中，累积之前和之后的信号的相关双采样(CDS)处理的时间间隔等于信号累积时间。因此，在累积之前读出电平之后，选择脉冲变为无效状态并进入长累积阶段。同时，在FD单元中累积信号电荷的情况下，能用GND复位FD单元以减小暗电流。这能减小在暗条件下FD单元的电压与半导体基板的电压之间的电压差并且减弱电场，从而能够减小暗电流。然而，除了如上所述的通过复位脉冲的馈通和复位晶体管中的沟道电荷注入之外，由选择脉冲引起的馈通也使FD电压降低。这导致FD单元与半导体基板之间的电压差，并且由此产生的电场将增加FD单元中的暗电流。为了避免这些馈通和沟道电荷注入的影响，可以想到考虑到馈通量来调节复位电压。然而，例如，需要考虑由偏置电压和电源单元的数量的增加引起的成本和功耗增加的影响。根据专利文献1中描述的上述常规技术，通过利用源极跟随放大器的输出偏置的屏蔽布线来屏蔽FD布线能增加电压电荷转换比。然而，专利文献1中描述的常规技术没有考虑避免由复位脉冲引起的馈通、复位晶体管中的沟道电荷注入以及由选择脉冲引起的馈通的影响。本公开旨在提供固态成像元件和电子设备，其能够避免由复位脉冲引起的馈通、复位晶体管中的沟道电荷注入以及由选择脉冲引起的馈通的影响。解决问题的方法根据本公开的一实施方式，一种布置在像素内部的固态成像元件：电荷累积单元，累积由光电转换单元光电转换的电荷；复位晶体管，选择性地将复位电压施加到电荷累积单元；放大晶体管，其栅电极电连接到电荷累积单元；以及选择晶体管，串联连接到放大晶体管，该固态成像元件包括：第一布线，电连接电荷累积单元以及放大晶体管的栅电极；第二布线，电连接到放大晶体管和选择晶体管的公共连接节点并沿第一布线形成；以及第三布线，电连接放大晶体管和选择晶体管。此外，根据本公开的为实现上述目的而提供的电子设备包括具有上述配置的固态成像元件。在具有上述配置的固态成像元件或包括该固态成像元件的电子设备中，由于第二布线沿第一布线形成，所以可以经由寄生电容增加第一布线与第二布线之间的电容耦合。此外，由于第二布线连接到放大晶体管和选择晶体管的公共连接节点，因此可以通过第一布线与第二布线之间的电容耦合来提高FD电压，使得能够将电荷积累单元的电压调节到适当值。此外，由于放大晶体管和选择晶体管通过第三布线而不是通过共用扩散层来彼此连接，因此选择晶体管的布局的自由度增加。另外，由于选择晶体管设置在远离电荷累积单元的位置处，因此与共用扩散层的情况相比，可以抑制由于选择脉冲引起的馈通的影响导致的电荷累积单元的电压降。专利技术的效果根据本公开，可以避免通过复位脉冲的馈通、复位晶体管中的沟道电荷注入以及由选择脉冲引起的馈通的影响，使得能够将电荷累积单元的电压调节到适当值。注意，这里描述的效果是非限制性的。效果可以是本说明书中描述的任何效果。注意，这里描述的效果为了示例性说明的目的被提供，并且不旨在进行限制。还可以想到其它附加效果。附图说明图1是示出应用了本公开的技术的固态成像元件的基本配置的系统配置图。图2A和2B是示出使用有机光电转换膜作为光电转换单元的像素的电路配置示例的电路图。图3是示出典型CMOS图像传感器中的像素驱动的时序关系的时序波形图。图4是示出在光电转换单元中使用有机光电转换膜在FD单元中累积电荷的情况下像素驱动的时序关系的时序波形图。图5A和5B是示出降低浮置扩散单元的电压的因素和提高电压的动作的视图。图6A是示意性地示出根据示例1的布线结构的俯视图。图6B是沿图6A的线A-A截取的剖视图。图7A是示意性地示出根据示例2的布线结构的俯视图。图7B是沿图7A的线B-B截取的剖视图。图8A是示意性地示出根据示例3的布线结构的俯视图。图8B是沿图8A的线C-C截取的剖视图。图9是示出垂直光谱像素结构的一示例的剖视图。图10是示出作为本公开的电子设备的一示例的成像装置的配置的框图。具体实施方式在下文中，将参照附图详细描述本公开的技术的实施方式(下文中，实施方式)。本公开的技术不限于这些实施方式，并且该实施方式的各种材料等是示例。在以下描述中，相同的元件或具有相同功能的元件将由相同的附图标记表示，并且将省略重复的描述。注意，描述将按以下次序呈现。1.与本公开的固态成像元件、信号处理电路和电子设备有关的一般描述2.应用本公开的技术的固态成像元件2-1.基本系统配置2-2.像素电路(在光电转换单元中使用有机光电转换膜的示例)2-3.浮置扩散单元中的电压降3.本公开的实施方式3-1.示例1(第一布线和第二布线在不同层中堆叠的示例)3-2.示例2(第一布线和第二布线在相同层中平行布置的示例)3-3.示例3(第一布线和第二布线在不同层中平行布置的示例)3-4.示例4(第一布线、第二布线和第三布线的布线材料的示例)4.垂直光谱像素结构5.根据本公开的电子设备(成像装置的示例)6.本公开可应用的配置<与本公开的固态成像元件和电子设备有关的一般描述>在本公开的固态成像元件和电子设备中，可以具有这样的配置，其中当电荷累积单元累积空穴时复位电压处于GND电平，或者其中当电荷累积单元累积电子时复位电压是电源电压或具有比电源电压高的电压值的升压电压。在包括上述优选配置的本公开的固态成像元件和电子设备中，可以具有这样的配置，其中第一布线和第二布线在不同的布线层中平行地形成，或者在相同布线层中平行地形成。此外，可以具有这样的配置，其中第一布线、第二布线和第三布线中的任何一个包括与其它布线不同的布线材料。此外，在包括上述优选配置的本公开的固态成像元件和电子设备中，可以具有垂直光谱像素结构，其中至少两个光电转换区域在光入射方向上堆叠在本文档来自技高网...

【技术保护点】
1.一种布置在像素内部的固态成像元件：电荷累积单元，其累积由光电转换单元光电转换的电荷；复位晶体管，其选择性地将复位电压施加到所述电荷累积单元；放大晶体管，其具有电连接到所述电荷累积单元的栅电极；以及选择晶体管，其串联连接到所述放大晶体管，所述固态成像元件包括：第一布线，其电连接所述电荷累积单元和所述放大晶体管的所述栅电极；第二布线，其电连接到所述放大晶体管和所述选择晶体管的公共连接节点并沿所述第一布线形成；以及第三布线，其电连接所述放大晶体管和所述选择晶体管。

【技术特征摘要】
【国外来华专利技术】2016.12.09 JP 2016-2391521.一种布置在像素内部的固态成像元件：电荷累积单元，其累积由光电转换单元光电转换的电荷；复位晶体管，其选择性地将复位电压施加到所述电荷累积单元；放大晶体管，其具有电连接到所述电荷累积单元的栅电极；以及选择晶体管，其串联连接到所述放大晶体管，所述固态成像元件包括：第一布线，其电连接所述电荷累积单元和所述放大晶体管的所述栅电极；第二布线，其电连接到所述放大晶体管和所述选择晶体管的公共连接节点并沿所述第一布线形成；以及第三布线，其电连接所述放大晶体管和所述选择晶体管。2.根据权利要求1所述的固态成像元件，其中，当所述电荷累积单元累积空穴时，所述复位电压处于GND电平。3.根据权利要求1所述的固态成像元件，其中，当所述电荷累积单元累积电子时，所述复位电压是电源电压或具有比所述电源电压高的电压值的升压电压。4.根据权利要求1所述的固态成像元件，其中所述第一布线和所述第二布线在不同的布线层中平行地形成。5.根据权利要求1所述的固态成...

【专利技术属性】
技术研发人员：河合信宏，
申请(专利权)人：索尼半导体解决方案公司，
类型：发明
国别省市：日本,JP