一种高性能低压差大功率复合PMOS管等效电路制造技术

本发明专利技术提供一种高性能低压差大功率复合PMOS管等效电路，利用PNP型三极管、光电耦合器与NMOS管构成复合管，从而等效为大功率型PMOS管；使用了可控制的光电耦合器件，使NMOS管与三极管之间的信号传输完全隔离，减少了二者之间的干扰；采用独立电源分别对三极管的输入、输出回路、NMOS管的输入回路供电，可改变并稳定二者的工作状态。该PMOS管等效电路具有可控性高、较大动态范围的电压输出、输出功率大的特性。

An Equivalent Circuit of High Performance, Low Drop and High Power Composite PMOS Tube

【技术实现步骤摘要】
一种高性能低压差大功率复合PMOS管等效电路
本专利技术涉及模拟电子电路
，尤其涉及金属-氧化物-半导体(MOS)场效应管领域的一种高性能低压差大功率复合PMOS管等效电路。
技术介绍
MOSFET，即金属氧化物半导体场效应管，是一种利用电场效应来控制其电流大小的半导体器件。这是一种电压控制，单子载流器件，它把电压输入的变化转换成电流输出的变化，其增益为MOS管的跨导，即漏极电流与输入电压的比。这种器件不仅兼有体积小，重量轻、寿命长等特点，而且还有输入阻抗高、噪声低、热稳定性好、抗辐射能力强和制造工艺简单等优点，因而获得了广泛应用，特别是MOSFET在大规模和超大规模集成电路中占有重要地位。在MOSFET中，从导电载流子的带电极性来看，有N沟道MOSFET和P沟道MOSFET，而在实际使用中，NMOS管比PMOS管使用更频繁，一部分原因是NMOS的应用需求场合较多，而更重要的原因是PMOS管本身性能的不足导致了相关研究人员渐渐将PMOS管作为后备选择。在现有PMOS管型号中，当PMOS管工作在线性放大状态时，其耐压值较低，通流能力较弱，无法作为大功率管用于互补对称功率放大电路中。在现有技术中，一般采用复合管来提高PMOS管的耐压值与通流能力。采用不同导电类型的MOS管构成复合管，前管为普通PMOS管，后管为大功率NMOS，二者皆工作在同一状态。PMOS管的漏极接至NMOS管的基极，PMOS管的源极与NMOS管的漏极接在一起作为等效PMOS的源极，NMOS管的源极作为等效PMOS管的漏极，PMOS管的栅极作为等效PMOS管的栅极。当这种类型的复合管用于功率放大电路时，由于NMOS管开启电压(6-7V)的限制，输出电压跟踪输入信号电压的动态范围较小，当输入信号电压逼近供电电源电压时，输入与输出之间至少存在6-7V的电压差。
技术实现思路
本专利技术就是为了解决上述技术问题而完成的。鉴于以上现有技术的不足，本专利技术针对普通复合PMOS管输出电压动态范围受限制的问题，提出一种高性能低压差大功率复合PMOS管等效电路，以期能隔断NMOS管栅源电压支路与输出点的联系从而能增大输出电压的动态范围。本专利技术为解决技术问题采用如下技术方案：一种高性能低压差大功率复合PMOS管等效电路，其特征在于：包括独立电压源E1和独立电压源E2以及大功率型PMOS管，所述大功率型PMOS管包括PNP型三极管、光电耦合器与NMOS管，PNP型三极管的集电极与光电耦合器的阳极通过二极管D5与R4连接，其中D5的阳极与三极管的集电极连接，三极管的发射极与NMOS管的漏极相连接，NMOS管的栅极与光电耦合器的发射极通过电阻R5相连，电阻器R6与C1并联接于NMOS管的栅源极之间；独立电压源E1的负极与光电耦合器的阴极相连，正极与PNP型三极管的发射极连接：独立电压源E2的正极与光电耦合器集电极相连，负极与NMOS管的源极连接；二极管D3与光电耦合器的发光二极管反并联，二极管D4并联接在PNP型三极管基射极之间，二极管D4的阳极与三极管的基极相连；电阻器R2与二极管D2串联接在光电耦合器的阴极与三极管的基极之间，其中二极管D2的阳极与三极管的基极相连，电阻R3并接在三极管的基射极之间；二极管D1与电阻R1串联与三极管的基极相连，二极管D1的阴极为等效PMOS管的栅极，NMOS管的源极为等效PMOS管的漏极，NMOS管的漏极为等效PMOS管的源极。在上述的一种高性能低压差大功率复合PMOS管等效电路，两个独立电源皆采用15V的直流电压源，直流源E1与电阻构成PNP基极分压式射极偏置电路，此外还与光电耦合器的输入端(发光二极管)构成回路，提供发光二极管正常开通与PNP三极管集电结反偏的必要条件；直流源E1用于提供NMOS开启时所需要的栅源电压。与已有技术相比，本专利技术有益效果体现在：在本专利技术中，用普通PNP型三极管取代常用复合管中的PMOS管，由于三极管的导通电阻更小，不但减少了成本而且还提高了前管的输出性能。本专利技术内部的PNP型三极管与NMOS管单独采用独立直流电压源进行供电，由于不依赖外部电源从而提高了对内部晶体管工作状态的可控性。PNP型三极管的集电极通过光电耦合器与NMOS管的栅极相连，起到了不仅能传输二者之间的电信号，而且还阻隔PMOS管等效电路的前管与后管之间相互干扰的作用。故当本专利技术用于功率放大电路时，不再受NMOS管开启电压(6-7V)的限制，在提高普通PMOS管的通流能力之余，更进一步降低了功率管工作在输入信号电压逼近供电电源电压的情况下的等效导通压降，输入与输出之间的压差即为NMOS管正常饱和管压降(约为1-2V)，提高了功率放大电路的输出电压的动态范围。附图说明图1是本专利技术一种高性能低压差大功率复合PMOS管等效电路的示意图；图2是经典PMOS复合管电路的示意图；图3是经典PMOS复合管用于源极输出器电路的示意图；图4是本专利技术用于源极输出器电路的示意图；图5是本专利技术用于源极输出器得到的输出电压与信号源电压的波形示意图。具体实施方式下面结合附图对本专利技术作进一步说明：图1是一种高性能低压差大功率复合PMOS管等效电路的设计图。如图1所示，直流源E1、电阻R2、R3与二极管D2构成PNP基极分压式射极偏置电路，用于稳定PNP三极管的静态工作点。此外直流源E1还与光耦的输入端(发光二极管)、PNP三极管的集电极、发射极构成回路，保证发光二极管正常开通与PNP三极管集电结反偏的正常工作状态。直流源E2与光耦的输出端(光敏三极管)、NMOS管的栅源并联电阻构成回路，保证元件的正常工作。电阻R4用于限制电流，避免光耦过流而烧毁。二极管D3主要用于保护光耦，为反方向的电流提供回路。电容C1用于降低线路工作时的振荡水平。二极管D1、D2、D5用于限制支路的电流方向，保证线路正常工作。二极管D4是防止有反向的高电压加在发射结上的一种保护钳位，防止发射结高电压被击穿。接下来分析一种高性能低压差大功率复合PMOS管等效电路的工作原理。当PNP三极管基极电压大于发射极电压(即VG＞VS时，忽略PNP三极管的门槛电压)而截止时，流过三极管集电极的电流为0，从而光耦的发光二极管截止，其因无电流流过不发光，故使光耦的光敏三极管因无光照而截止，其集电极电流Ic＝0，故NMOS管的栅源电压Vgs＝0，从而NOMS管正常截止。当PNP三极管基极电压小于发射极电压(即VG＜VS时，忽略PNP三极管的门槛电压)而开通，流过三极管集电极的电流Ic达到光耦的开启电流时，光耦的发光二极管开通，其因有一定的电流值流过而发光，光敏三极管因接受光照而开通，集电极流过的电流在NMOS管的栅极、源极之间的电阻R6上产生栅源电压Vgs，流过发光二极管的电流越大，光强越强，光敏三极管的电流越大，当栅源电压达到NMOS管的开启电压，NOMS管便正常开通。在一种高性能低压差大功率复合PMOS管等效电路中，PNP型三极管采用耐压值较低、通流能力较弱的普通三端器件，仅用于等效PMOS管的工作模式；NMOS管为耐压值很高，具有很强通流能力的功率管，实现输出较大功率的目的。图2是经典的等效PMOS复合管电路，前管为PMOS管，后管为NMOS管。前管的漏极接至后管的栅极，前管的源极与后管的漏极接在本文档来自技高网...

【技术保护点】
1.一种高性能低压差大功率复合PMOS管等效电路，其特征在于：包括独立电压源E1和独立电压源E2以及大功率型PMOS管，所述大功率型PMOS管包括PNP型三极管、光电耦合器与NMOS管，PNP型三极管的集电极与光电耦合器的阳极通过二极管D5与R4连接，其中D5的阳极与三极管的集电极连接，三极管的发射极与NMOS管的漏极相连接，NMOS管的栅极与光电耦合器的发射极通过电阻R5相连，电阻器R6与C1并联接于NMOS管的栅源极之间；独立电压源E1的负极与光电耦合器的阴极相连，正极与PNP型三极管的发射极连接：独立电压源E2的正极与光电耦合器集电极相连，负极与NMOS管的源极连接；二极管D3与光电耦合器的发光二极管反并联，二极管D4并联接在PNP型三极管基射极之间，二极管D4的阳极与三极管的基极相连；电阻器R2与二极管D2串联接在光电耦合器的阴极与三极管的基极之间，其中二极管D2的阳极与三极管的基极相连，电阻R3并接在三极管的基射极之间；二极管D1与电阻R1串联与三极管的基极相连，二极管D1的阴极为等效PMOS管的栅极，NMOS管的源极为等效PMOS管的漏极，NMOS管的漏极为等效PMOS管的源极。...

【技术特征摘要】
1.一种高性能低压差大功率复合PMOS管等效电路，其特征在于：包括独立电压源E1和独立电压源E2以及大功率型PMOS管，所述大功率型PMOS管包括PNP型三极管、光电耦合器与NMOS管，PNP型三极管的集电极与光电耦合器的阳极通过二极管D5与R4连接，其中D5的阳极与三极管的集电极连接，三极管的发射极与NMOS管的漏极相连接，NMOS管的栅极与光电耦合器的发射极通过电阻R5相连，电阻器R6与C1并联接于NMOS管的栅源极之间；独立电压源E1的负极与光电耦合器的阴极相连，正极与PNP型三极管的发射极连接：独立电压源E2的正极与光电耦合器集电极相连，负极与NMOS管的源极连接；二极管D3与光电耦合器的发光二极管反并联，二极管D4并联接在PNP型三极管基射极之间，...

【专利技术属性】
技术研发人员：田翠华，高伟，陈耀军，
申请(专利权)人：武汉大学，
类型：发明
国别省市：湖北,42