一种显示驱动电路及其驱动方法、显示装置制造方法及图纸

本发明专利技术实施例提供一种显示驱动电路及其驱动方法、显示装置，涉及显示技术领域，能够解决像素驱动电路中的驱动晶体管迟滞效应造成的短期残像的问题；像素驱动电路包括驱动晶体管、第一发光控制端、第二发光控制端；像素驱动电路还包括第一扫描端、第二扫描端、第三扫描端；或者，还包括第一扫描端、第三扫描端；第一栅极驱动电路第一扫描端和第三扫描端连接；第一发光驱动电路与第一发光控制端连接；第二发光驱动电路与第二发光控制端连接；在像素驱动电路还包括第二扫描端的情况下，显示驱动电路还包括第二栅极驱动电路；第二栅极驱动电路与第二扫描端连接；驱动晶体管各控制端的控制下，在复位阶段处于偏置状态。

A Display Driving Circuit, Its Driving Method and Display Device

【技术实现步骤摘要】
一种显示驱动电路及其驱动方法、显示装置
本专利技术涉及显示
，尤其涉及一种显示驱动电路及其驱动方法、显示装置。
技术介绍
有机发光二极管(OrganicLightEmittingDiode，简称OLED)显示器因其具有自发光、轻薄、功耗低、高对比度、高色域、可实现柔性显示等优点，已被广泛地应用于包括电脑、手机等电子产品在内的各种电子设备中。其中，像素驱动电路作为OLED显示器的显示驱动电路中的重要组成部分，由于像素驱动电路中驱动晶体管的迟滞效应，导致显示器在黑色画面和白色画面之间的切换瞬间，容易出现短期残像。
技术实现思路
本专利技术的实施例提供一种显示驱动电路及其驱动方法、显示装置，能够解决像素驱动电路中的驱动晶体管迟滞效应造成的短期残像的问题。为达到上述目的，本专利技术的实施例采用如下技术方案：本专利技术一些实施例提供一种显示驱动电路，包括：像素驱动电路、第一栅极驱动电路、第一发光驱动电路、第二发光驱动电路；所述像素驱动电路包括驱动晶体管、第一发光控制端、第二发光控制端；所述像素驱动电路还包括第一扫描端、第二扫描端、第三扫描端；或者，所述像素驱动电路还包括第一扫描端、第三扫描端；所述第一栅极驱动电路中的第n级移位寄存器的信号输出端与第n行像素驱动电路的第一扫描端连接，且该信号输出端用于输出第一扫描信号；1≤n≤N，n为正整数，N为像素驱动电路的总行数；所述第一栅极驱动电路中的第m-1级移位寄存器的信号输出端与第m行像素驱动电路的第三扫描端连接；2≤m≤N，m为正整数；所述第一发光驱动电路中的第n级移位寄存器的信号输出端与第n行像素驱动电路的第一发光控制端连接，且该信号输出端用于输出第一控制信号；所述第二发光驱动电路中的第n级移位寄存器的信号输出端与第n行像素驱动电路的第二发光控制端连接，且该信号输出端用于输出第二控制信号；在所述像素驱动电路还包括所述第二扫描端S2的情况下，所述显示驱动电路还包括第二栅极驱动电路；其中，所述第二栅极驱动电路中的第n级移位寄存器的信号输出端与第n行像素驱动电路的第二扫描端连接，且该信号输出端用于输出第二扫描信号；所述驱动晶体管，在所述第一扫描端、所述第二扫描端、所述第三扫描端、所述第一发光控制端、所述第二发光控制端的信号的控制下；或者，在所述第一扫描端、所述第三扫描端、所述第一发光控制端、所述第二发光控制端的信号的控制下，在复位阶段处于偏置状态。在一些实施例中，所述像素驱动电路还包括：第一发光控制晶体管、第二发光控制晶体管、第一晶体管、第二晶体管、第三晶体管、存储电容、有机发光二极管；所述第一发光控制晶体管的栅极与第一发光控制端连接，第一极与第一电源电压端连接，第二极与所述驱动晶体管的第一极连接；所述第二发光控制晶体管的栅极与第二发光控制端连接，第一极与所述驱动晶体管的第二极连接，第二极与所述有机发光二极管的第一极连接；所述第一晶体管的栅极与所述第一扫描端连接，第一极与数据信号端连接，第二极与所述驱动晶体管的第一极连接；在所述像素驱动电路包括第二扫描端的情况下，所述第二晶体管的栅极与所述第二扫描端连接；在所述像素驱动电路不包括第二扫描端的情况下，所述第二晶体管的栅极与所述第一扫描端连接；所述第二晶体管的第一极与所述驱动晶体管的栅极连接，第二极与所述驱动晶体管的第二极连接；所述第三晶体管的栅极与所述第三扫描端连接，第一极与初始电压端连接，第二极与所述有机发光二极管的第一极连接；所述存储电容的第一极与所述第一电源电压端连接，第二极与所述驱动晶体管的栅极连接；所述有机发光二极管的第二极与第二电源电压端连接；在所述像素驱动电路包括第二扫描端的情况下，所述像素驱动电路还包括：第四晶体管；所述第四晶体管的栅极与所述第三扫描端连接，第一极与所述初始电压端连接，第二极与所述驱动晶体管的栅极连接。在一些实施例中，所述第一栅极驱动电路包括级联的第一移位寄存器；所述第一移位寄存器包括：第一输入子电路、第一输出子电路、第一控制子电路、第二控制子电路、第一复位子电路、第一复位控制子电路；所述第一输入子电路与第一信号输入端、第一节点、第一时钟信号端连接，用于在所述第一时钟信号端的电压的控制下，将所述第一信号输入端的电压输出至所述第一节点；所述第一输出子电路与所述第一节点、第一信号输出端、第二时钟信号端、第一电压端连接，用于在所述第一节点和所述第一电压端的电压控制下，将所述第二时钟信号端的电压输出至所述第一信号输出端；所述第一控制子电路与所述第一节点、第二节点、所述第一时钟信号端连接，用于在所述第一节点的电压控制下，将所述第一时钟信号端的电压输出至所述第二节点；所述第二控制子电路与所述第二节点、所述第一节点、所述第二时钟信号端、第二电压端连接，用于在所述第二节点以及所述第二时钟信号端的电压的控制下，将所述第二电压端的电压输出至所述第一节点；所述第一复位控制子电路与第一电压端、所述第二节点、所述第一时钟信号端连接，用于在所述第一时钟信号端的电压的控制下，将所述第一电压端的电压输出至所述第二节点；所述第一复位子电路与所述第二节点、所述第二电压端、所述第一信号输出端连接，用于在所述第二节点的电压的控制下，将所述第二电压端的电压输出至所述第一信号输出端。在一些实施例中，所述第一输入子电路包括第五晶体管，所述第五晶体管的栅极与所述第一时钟信号端连接，第一极与所述第一信号输入端连接，第二极与所述第一节点连接；所述第一控制子电路包括第六晶体管，所述第六晶体管的栅极与所述第一节点连接，第一极与所述第二节点连接，第二极与所述第一时钟信号端连接；所述第一复位控制子电路包括第七晶体管，所述第七晶体管的栅极与所述第一时钟信号端连接，第一极与所述第一电压端，第二极与所述第二节点连接；所述第一复位子电路包括第八晶体管和第二电容，所述第八晶体管的栅极与所述第二节点连接，第一极与所述第二电压端连接，第二极与所述第一信号输出端连接；所述第二电容的第一极与所述第二节点连接，第二极与所述第二电压端连接；所述第二控制子电路包括第十晶体管和第十一晶体管，所述第十晶体管的栅极与所述第二节点连接，第一极与所述第二电压端连接，第二极与所述第十一晶体管的第一极连接，所述第十一晶体管的栅极与所述第二时钟信号端连接，第二极与所述第一节点连接；所述第一输出子电路包括第九晶体管、第十二晶体管、第一电容；所述第九晶体管的栅极与所述第十二晶体管的第一极连接，所述第九晶体管的第一极与所述第二时钟信号端连接，第二极与所述第一信号输出端连接；所述第十二晶体管的栅极与所述第一电压端连接，第二极与所述第一节点连接；所述第一电容的第一极与所述第九晶体管的栅极连接，第二极与所述第一信号输出端连接。在一些实施例中，在所述像素驱动电路还包括所述第二扫描端的情况下，所述驱动晶体管在所述第一扫描端、所述第二扫描端、所述第三扫描端、所述第一发光控制端、所述第二发光控制端的信号的控制下，在复位阶段处于关态偏置状态；在所述像素驱动电路不包括所述第二扫描端的情况下，所述驱动晶体管在所述第一扫描端、所述第三扫描端、所述第一发光控制端、所述第二发光控制端的信号的控制下，在复位阶段处于开态偏置状态；或者，所述驱动晶体管在所述第一扫描端、所述第三扫描端、所述第一发光控制端、所述第二发光控制端的信本文档来自技高网...

【技术保护点】
1.一种显示驱动电路，其特征在于，包括：像素驱动电路、第一栅极驱动电路、第一发光驱动电路、第二发光驱动电路；所述像素驱动电路包括驱动晶体管、第一发光控制端、第二发光控制端；所述像素驱动电路还包括第一扫描端、第二扫描端、第三扫描端；或者，所述像素驱动电路还包括第一扫描端、第三扫描端；所述第一栅极驱动电路中的第n级移位寄存器的信号输出端与第n行像素驱动电路的第一扫描端连接，且该信号输出端用于输出第一扫描信号；1≤n≤N，n为正整数，N为像素驱动电路的总行数；所述第一栅极驱动电路中的第m‑1级移位寄存器的信号输出端与第m行像素驱动电路的第三扫描端连接；2≤m≤N，m为正整数；所述第一发光驱动电路中的第n级移位寄存器的信号输出端与第n行像素驱动电路的第一发光控制端连接，且该信号输出端用于输出第一控制信号；所述第二发光驱动电路中的第n级移位寄存器的信号输出端与第n行像素驱动电路的第二发光控制端连接，且该信号输出端用于输出第二控制信号；在所述像素驱动电路还包括所述第二扫描端的情况下，所述显示驱动电路还包括第二栅极驱动电路；其中，所述第二栅极驱动电路中的第n级移位寄存器的信号输出端与第n行像素驱动电路的第二扫描端连接，且该信号输出端用于输出第二扫描信号；所述驱动晶体管，在所述第一扫描端、所述第二扫描端、所述第三扫描端、所述第一发光控制端、所述第二发光控制端的信号的控制下；或者，在所述第一扫描端、所述第三扫描端、所述第一发光控制端、所述第二发光控制端的信号的控制下，在复位阶段处于偏置状态。...

【技术特征摘要】
1.一种显示驱动电路，其特征在于，包括：像素驱动电路、第一栅极驱动电路、第一发光驱动电路、第二发光驱动电路；所述像素驱动电路包括驱动晶体管、第一发光控制端、第二发光控制端；所述像素驱动电路还包括第一扫描端、第二扫描端、第三扫描端；或者，所述像素驱动电路还包括第一扫描端、第三扫描端；所述第一栅极驱动电路中的第n级移位寄存器的信号输出端与第n行像素驱动电路的第一扫描端连接，且该信号输出端用于输出第一扫描信号；1≤n≤N，n为正整数，N为像素驱动电路的总行数；所述第一栅极驱动电路中的第m-1级移位寄存器的信号输出端与第m行像素驱动电路的第三扫描端连接；2≤m≤N，m为正整数；所述第一发光驱动电路中的第n级移位寄存器的信号输出端与第n行像素驱动电路的第一发光控制端连接，且该信号输出端用于输出第一控制信号；所述第二发光驱动电路中的第n级移位寄存器的信号输出端与第n行像素驱动电路的第二发光控制端连接，且该信号输出端用于输出第二控制信号；在所述像素驱动电路还包括所述第二扫描端的情况下，所述显示驱动电路还包括第二栅极驱动电路；其中，所述第二栅极驱动电路中的第n级移位寄存器的信号输出端与第n行像素驱动电路的第二扫描端连接，且该信号输出端用于输出第二扫描信号；所述驱动晶体管，在所述第一扫描端、所述第二扫描端、所述第三扫描端、所述第一发光控制端、所述第二发光控制端的信号的控制下；或者，在所述第一扫描端、所述第三扫描端、所述第一发光控制端、所述第二发光控制端的信号的控制下，在复位阶段处于偏置状态。2.根据权利要求1所述的显示驱动电路，其特征在于，所述像素驱动电路还包括：第一发光控制晶体管、第二发光控制晶体管、第一晶体管、第二晶体管、第三晶体管、存储电容、有机发光二极管；所述第一发光控制晶体管的栅极与第一发光控制端连接，第一极与第一电源电压端连接，第二极与所述驱动晶体管的第一极连接；所述第二发光控制晶体管的栅极与第二发光控制端连接，第一极与所述驱动晶体管的第二极连接，第二极与所述有机发光二极管的第一极连接；所述第一晶体管的栅极与所述第一扫描端连接，第一极与数据信号端连接，第二极与所述驱动晶体管的第一极连接；在所述像素驱动电路包括第二扫描端的情况下，所述第二晶体管的栅极与所述第二扫描端连接；在所述像素驱动电路不包括第二扫描端的情况下，所述第二晶体管的栅极与所述第一扫描端连接；所述第二晶体管的第一极与所述驱动晶体管的栅极连接，第二极与所述驱动晶体管的第二极连接；所述第三晶体管的栅极与所述第三扫描端连接，第一极与初始电压端连接，第二极与所述有机发光二极管的第一极连接；所述存储电容的第一极与所述第一电源电压端连接，第二极与所述驱动晶体管的栅极连接；所述有机发光二极管的第二极与第二电源电压端连接；在所述像素驱动电路包括第二扫描端的情况下，所述像素驱动电路还包括：第四晶体管；所述第四晶体管的栅极与所述第三扫描端连接，第一极与所述初始电压端连接，第二极与所述驱动晶体管的栅极连接。3.根据权利要求1或2所述的显示驱动电路，其特征在于，所述第一栅极驱动电路包括级联的第一移位寄存器；所述第一移位寄存器包括：第一输入子电路、第一输出子电路、第一控制子电路、第二控制子电路、第一复位子电路、第一复位控制子电路；所述第一输入子电路与第一信号输入端、第一节点、第一时钟信号端连接，用于在所述第一时钟信号端的电压的控制下，将所述第一信号输入端的电压输出至所述第一节点；所述第一输出子电路与所述第一节点、第一信号输出端、第二时钟信号端、第一电压端连接，用于在所述第一节点和所述第一电压端的电压控制下，将所述第二时钟信号端的电压输出至所述第一信号输出端；所述第一控制子电路与所述第一节点、第二节点、所述第一时钟信号端连接，用于在所述第一节点的电压控制下，将所述第一时钟信号端的电压输出至所述第二节点；所述第二控制子电路与所述第二节点、所述第一节点、所述第二时钟信号端、第二电压端连接，用于在所述第二节点以及所述第二时钟信号端的电压的控制下，将所述第二电压端的电压输出至所述第一节点；所述第一复位控制子电路与第一电压端、所述第二节点、所述第一时钟信号端连接，用于在所述第一时钟信号端的电压的控制下，将所述第一电压端的电压输出至所述第二节点；所述第一复位子电路与所述第二节点、所述第二电压端、所述第一信号输出端连接，用于在所述第二节点的电压的控制下，将所述第二电压端的电压输出至所述第一信号输出端。4.根据权利要求3所述的显示驱动电路，其特征在于，所述第一输入子电路包括第五晶体管，所述第五晶体管的栅极与所述第一时钟信号端连接，第一极与所述第一信号输入端连接，第二极与所述第一节点连接；所述第一控制子电路包括第六晶体管，所述第六晶体管的栅极与所述第一节点连接，第一极与所述第二节点连接，第二极与所述第一时钟信号端连接；所述第一复位控制子电路包括第七晶体管，所述第七晶体管的栅极与所述第一时钟信号端连接，第一极与所述第一电压端，第二极与所述第二节点连接；所述第一复位子电路包括第八晶体管和第二电容，所述第八晶体管的栅极与所述第二节点连接，第一极与所述第二电压端连接，第二极与所述第一信号输出端连接；所述第二电容的第一极与所述第二节点连接，第二极与所述第二电压端连接；所述第二控制子电路包括第十晶体管和第十一晶体管，所述第十晶体管的栅极与所述第二节点连接，第一极与所述第二电压端连接，第二极与所述第十一晶体管的第一极连接，所述第十一晶体管的栅极与所述第二时钟信号端连接，第二极与所述第一节点连接；所述第一输出子电路包括第九晶体管、第十二晶体管、第一电容；所述第九晶体管的栅极与所述第十二晶体管的第一极连接，所述第九晶体管的第一极与所述第二时钟信号端连接，第二极与所述第一信号输出端连接；所述第十二晶体管的栅极与所述第一电压端连接，第二极与所述第一节点连接；所述第一电容的第一极与所述第九晶体管的栅极连接，第二极与所述第一信号输出端连接。5.根据权利要求1或2所述的显示驱动电路，其特征在于，在所述像素驱动电路还包括所述第二扫描端的情况下，所述驱动晶体管在所述第一扫描端、所述第二扫描端、所述第三扫描端、所述第一发光控制端、所述第二发光控制端的信号的控制下，在复位阶段处于关态偏置状态；在所述像素驱动电路不包括所述第二扫描端的情况下，所述驱动晶体管在所述第一扫描端、所述第三扫描端、所述第一发光控制端、所述第二发光控制端的信号的控制下，在复位阶段处于开态偏置状态；或者，所述驱动晶体管在所述第一扫描端、所述第三扫描端、所述第一发光控制端、所述第二发光控制端的信号的控制下，在复位阶段处于关态偏置状态。6.根据权利要求5所述的显示驱动电路，其特征在于，所述驱动晶体管在复位阶段处于关态偏置状态下，所述第一发光驱动电路包括级联的第四移位寄存器；所述第二发光驱动电路包括级联的第三移位寄存器；所述驱动晶体管在复位阶段处于开态偏置状态下，所述第一发光驱动电路包括级联的第三移位寄存器；所述第二发光驱动电路包括级联的第四移位寄存器。7.根据权利要求6所述的显示驱动电路，其特征在于，所述第三移位寄存器包括：第三输入子电路、第三输出子电路、第六控制子电路、第七控制子电路、第二复位子电路、第二复位控制子电路、第一反向子电路、第二反向子电路、第一反向控制子电路、第二储能子电路；所述第三输入子电路与第三信号输入端、第五节点、第五时钟信号端连接，用于在所述第五时钟信号端的电压的控制下，将所述第三信号输入端的电压输出至所述第五节点；所述第三输出子电路与所述第五节点、第七节点、第六时钟信号端、第五电压端连接，用于在所述第五节点和所述第五电压端的电压的控制下，将所述第六时钟信号端的电压输出至所述第七节点；所述第六控制子电路与所述第五节点、第六节点、所述第五时钟信号端连接，用于在所述第五节点的电压的控制下，将所述第五时钟信号端的电压输出至所述第六节点；所述第七控制子电路与所述第五节点、所述第六节点、所述第六时钟信号端、第六电压端连接，用于在所述第六节点和所述第六时钟信号端的电压的控制下，将所述第六电压端的电压输出至所述第五节点；所述第二复位子电路与所述第六节点、所述第七节点、所述第六电压端连接，用于在所述第六节点的电压的控制下，将所述第六电压端的电压输出至所述第七节点；所述第二复位控制子电路与所述第五电压端、所述第六节点、所述第五时钟信号端连接，用于在所述第五时钟信号端的电压的控制下，将所述第五电压端的电压输出至所述第六节点；所述第一反向子电路与所述第七节点、所述第六电压端、第三信号输出端连接，用于在所述第七节点的电压的控制下，将所述第六电压端的电压输出至所述第三信号输出端；所述第二反向子电路与第八节点、所述第五电压端、所述第三信号输出端连接，用于在所述第八节点的电压的控制下，将所述第五电压端的电压输出至所述第三信号输出端；所述第一反向控制子电路与所述第七节点、所述第八节点、所述第五时钟信号端、所述第六电压端、所述第五电压端连接，用于在所述第七节点的电压的控制下，将所述第六电压端的电压输出至所述第八节点；还用于在所述第五时钟信号端的电压的控制下，将所述第五电压端的电压输出所述第八节点；所述第二储能子电路与所述第六时钟信号端和所述第八节点连接，用于通过所述第六时钟信号端的电压对所述第八节点的电压进行控制。8.根据权利要求7所述的显示驱动电路，其特征在于，所述第三输入子电路包括第二十一晶体管，所述第二十一晶体管的栅极与所述第五时钟信号端连接，第一极与所述第三信号输入端连接，第二极与所述第五节点连接；所述第六控制子电路包括第二十二晶体管，所述第二十二晶体管的栅极与所述第五节点连接，第一极与所述第六节点连接，第二极与所述第五时钟信号端连接；所述第七控制子电路包括第二十六晶体管和第二十七晶体管，所述第二十六晶体管的栅极与所述第六节点连接，第一极与所述第六电压端连接，第二极与所述第二十七晶体管的第一极连接，所述第二十七晶体管的栅极与所述第六时钟信号端连接，第二极与所述第五节点连接；所述第二复位子电路包括第二十四晶体管和第五电容；所述第二十四晶体管的栅极与所述第六节点连接，第一极与所述第六电压端连接，第二极与所述第七节点连接；所述第五电容的第一极与所述第六电压端连接，第二极与所述第七节点连接；所述第二复位控制子电路包括第二十三晶体管，所述第二十三晶体管的栅极与所述第五时钟信号端连接，第一极与所述第五电压端连接，第二极与所述第六节点的电压连接；所述第三输出子电路包括第二十五晶体管、第二十八晶体管、第四电容；所述第二十八晶体管的栅极与所述第五电压端连接，第一极与所述第五节点连接，第二极与所述第二十五晶体管的栅极连接，所述第二十五晶体管的第一极与所述第六时钟信号端连接，第二极与所述第七节点连接；所述第四电容的第一极与所述第七节点连接，第二极与所述第二十五晶体管的栅极连接；所述第一反向子电路包括第三十一晶体管，所述第三十一晶体管的栅极与所述第七节点连接，第一极与所述第六电压端连接，第二极与所述第三信号输出端连接；所述第二反向子电路包括第三十二晶体管，所述第三十二晶体管的栅极与所述第八节点连接，第一极与所述第...

【专利技术属性】
技术研发人员：秦纬，彭宽军，羊振中，高雪岭，滕万鹏，李小龙，徐智强，李胜男，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：北京,11