用于集成电路的自适应多层配电电网制造技术

用于包括多个图块的硬宏的布局和布线阶段被修改，使得该图块中的一些图块被分配更强健的电网层，并且使得该图块中的其他图块被分配不太强健的电网层。

Adaptive Multilayer Distribution Network for Integrated Circuits

【技术实现步骤摘要】
【国外来华专利技术】用于集成电路的自适应多层配电电网相关申请的交叉引用本申请要求于2017年2月14日提交的美国专利申请No.15/432,431的优先权，该美国专利申请要求于2016年11月18日提交的美国临时申请No.62/424,289的权益。
本申请涉及用于集成电路的电力分配，并且更具体地涉及集成电路自适应多层配电电网。
技术介绍
配电是集成电路设计中的关键因素。例如，诸如片上系统(SoC)的微处理器集成电路包含许多晶体管，这些晶体管可以从处于空闲转变为主动地开关。如此多的晶体管突然转变为激活状态导致晶体管的电源电压波动。如果由于这种波动而导致电源压降至最小要求值以下，则系统可能重置或出现错误。提供电源电压的电网的电阻是与响应于电路模块的突然激活而使压降最小化相关的重要因子。例如，取决于电力需求，与其他模块相比，可以增加电路模块中从电力轨到各种晶体管的通孔的数目(通孔密度)。另外，可以增加电力轨的宽度和密度。类似地，将一个电源域的轨耦合到主电力轨的磁头开关(headswitch)的数目可以取决于给定电路模块的电力需求而变化。最后，支持给定电力域的电力轨的去耦电容器的数目和密度也可以变化。因此，常规上将SoC设计为包括多个电网层。每层对应于特定一组电网因子，诸如通孔密度、电力轨宽度和密度、磁头开关密度以及去耦电容器密度因子。这些电网因子可以参照如图1示出的用于集成电路的常规的物理设计(PD)的处理过程来更好地理解。该过程开始于块布图规划(floorplan)流程步骤100，该步骤100接收各种输入，诸如期望的网表、统一电力格式(UPF)、定时约束、多电压(MV)岛约束以及引脚偏好，来执行强健的电网规划，其中基于输入而将用于各种硬宏(hardmacros)(电路模块)的逻辑功能分配到给定的电网层。电网规划被视为“强健(robust)”之处在于，给定的硬宏被分配给对应的电网层——所产生的电压轨将因此在整个硬宏中具有相同的通孔密度和其他电网层因子。在分配了电网层的情况下，可以执行布局和布线步骤105，该步骤105包括常规的单元布局、时钟树合成、布线和完成(工程变更单(engineeringchangeorder，ECO)，以及制造设计(design-for-manufacturing，DFM)子步骤)。该过程继续进行寄生电阻和电容(RC)提取步骤115，然后进行定时、噪声和电力分析120。最后，该设计经历电流*电阻(IR)下降分析125，该IR下降分析125确定硬宏是否具有电源电压已经不期望地下降的区域。如果该设计不满足IR下降分析，则根据需要通过工程变更单(ECO)来重复电网规划步骤100、布局和布线步骤105、RC提取步骤110以及定时、噪声和电力分析步骤120，以适应必要的设计修改。常规的SoC设计过程还必须满足密度降低和相关联的成本问题。因此，将适当的电网层分配到给定电路模块是非常具有挑战性的。如果电网层对于对应的电路模块的电力需求而言太强健，则密度会受到影响。相反，如果电网层不充足，则电路模块可能由于电源电压不充足而重置和/或发生故障。此外，诸如非线性电阻缩放、缺少片上资源、增加的性能要求、密度以及可布线性等因子使电网的设计复杂化。例如，图2图示了针对根据关于图1讨论的过程流程所设计的常规硬宏的电源压降(IR下降)。在这种情况下，第三层电网(PG3)已经被选择用于整个硬宏。该设计导致了各种时钟(CLK)驱动器的集群200，该集群200在关键路径附近具有大的驱动强度，这导致不期望的局部电源压降。然而，硬宏的显著部分被PG3过度服务，诸如区域205，这降低了可布线性并且增加了成本。因此，本领域需要用于集成电路的改进的电网架构。
技术实现思路
提供了一种改进的电网层设计过程，其中硬宏接收多个电网层分配。如这里所使用的，术语“硬宏”指代完全布线的设计，该完全布线的设计准备好在半导体管芯的制造期间在半导体掩模步骤中实现，该半导体管芯包括通过硬宏实现的电路模块。硬宏占据半导体管芯上的总体覆盖区(footprint)。该覆盖区包括多个电路图块(tile)，其中每个图块占据覆盖区内的一定量的管芯空间。图块中的一些图块(诸如实例化用于硬宏的关键路径的那些图块)被分配更强健的电网层，而硬宏中的图块中的其余图块取决于其预期的电源压降而接收不太强健的电网层。特别地，如果图块被确定为当给定不太强健的电网层时具有过高的电源压降，则该图块随后被分配更强健的电网层。以这种方式，减轻了由常规固定电网分配到硬宏所引起的局部降低的电源电压以及密度问题等难题。通过以下详细描述，可以更好地理解这些优点和其他优点。附图说明图1是用于常规物理设计过程的流程图。图2图示了针对根据图1的过程所设计的硬宏的布图规划。图3是根据本公开的一个方面的为硬宏提供自适应电网层分配的物理设计过程的流程图。图4是针对根据图3的过程所设计的图2的硬宏的布图规划。图5A是针对硬宏的一部分的电网层PG2和PG3的金属层M1-M4的通孔密度的平面图。图5B是在电网层升级到PG4之后图5A的硬宏部分的平面图。图6是根据本公开的一个方面的为硬宏分配电网层的示例方法的流程图。通过参考下面的详细描述，可以最好地理解本专利技术的实施例及其优点。应当理解，相同的附图标记被用于标识一个或多个附图中所示的相同元件。具体实施方式提供了一种用于集成电路的自适应多层电网，其中用于硬宏的电网规划在设计阶段期间被放宽，以适应由电路元件(诸如时钟驱动器)内的欧姆损耗(电流*电阻(IR))导致的电源压降的局部区域，并且为管芯区域提供额外的电网资源。硬宏将在其半导体管芯上占据一定量的管芯空间，该管芯空间在这里表示为其覆盖区。取决于形成硬宏的装置的功能方面，覆盖区被划分成多个图块。图块的尺寸将根据它们正在实现的对应功能的需要而变化。如本文所使用的，图块中显著的局部电源压降被表示为“热点”。电网规划的放宽使得单个硬宏能够包括多个电网层，使得覆盖区内的各个图块被分配不同的电网层。具有相对较小的局部电源压降的那些图块被分配不太强健的电网层。相反，具有更明显的电源压降的图块被分配更强健的电网层。以这种方式，电网分配被优化之处在于，硬宏中包括关键路径的图块可以接收更强健的电网层，而非关键图块可以接收不太强健的电网层。因此，单个硬宏在某些区域中具有不充足的电网层以及在其他区域中具有过度强健的电网层的问题得到缓解。如本文所使用的，电网层指代对以下因子中的每个因子的特定分配：电路模块中从电力轨到各个晶体管的通孔的数目(通孔密度)；用于电路模块的电力轨的宽度和密度；将用于电路模块的电力域耦合到主电力轨的磁头开关的数目；以及支持通过用于电路模块的电力轨的电力输送的去耦电容器的数目和密度。特别地，电网层指代对这些因子中的至少一个因子的特定分配。然后，如果这些电网层中的至少一个电网层被改变为产生更少的电源压降，则可以将一个电网层分类为与另一个电网层相比更强健。通常，设计者可以从在最低层(其中因子具有其最低值)到最高层(其中因子具有其最高值)的范围内的多个电网层中进行选择。为了解决单个硬宏在某些区域中具有不充足的电网层和在其它区域中具有过度强健电网层两者的问题，在物理设计过程的布局和布线步骤期间，用于硬宏的关键路径被标识。然后，关键路径本文档来自技高网...

【技术保护点】
1.一种集成电路模块，包括：第一多个图块，第二多个图块，其中所述集成电路模块占据半导体管芯上的覆盖区，并且其中所述覆盖区包括所述第一多个图块和所述第二多个图块；第一电网层，用于所述第一多个图块中的每个图块；以及第二电网层，用于所述第二多个图块中的每个图块，其中对于在金属层之间延伸的通孔，所述第一电网层具有超过所述第二电网层的通孔密度，所述金属层限定用于所述集成电路模块的电力轨和接地轨。

【技术特征摘要】
【国外来华专利技术】2016.11.18 US 62/424,289;2017.02.14 US 15/432,4311.一种集成电路模块，包括：第一多个图块，第二多个图块，其中所述集成电路模块占据半导体管芯上的覆盖区，并且其中所述覆盖区包括所述第一多个图块和所述第二多个图块；第一电网层，用于所述第一多个图块中的每个图块；以及第二电网层，用于所述第二多个图块中的每个图块，其中对于在金属层之间延伸的通孔，所述第一电网层具有超过所述第二电网层的通孔密度，所述金属层限定用于所述集成电路模块的电力轨和接地轨。2.根据权利要求1所述的集成电路模块，其中用于所述第一电网层的多个电力轨和接地轨具有的宽度超过用于所述第二电网层的多个电力轨和接地轨的宽度。3.根据权利要求1所述的集成电路模块，其中用于所述第一电网层的多个电力轨和接地轨具有的间距小于用于所述第二电网层的多个电力轨和接地轨的间距。4.根据权利要求1所述的集成电路模块，其中所述集成电路模块包括单个硬宏。5.根据权利要求1所述的集成电路模块，其中所述第一电网层包括具有不同通孔密度的多个电网层。6.根据权利要求1所述的集成电路模块，其中所述第一电网层包括比所述第二电网层数目更多的电力开关。7.根据权利要求4所述的集成电路模块，其中所述单个硬宏的本体具有包括最低通孔密度的电网层。8.一种用于集成电路的硬宏的物理设计的方法，所述硬宏包括多个图块，所述方法包括：将所述多个图块中的第一图块子集分配到第一电网层；在针对所述硬宏的布局和布线阶段期间，在时钟树合成之后标识所述第一图块子集中的图块中具有电源压降区域(热点)的第一图块，并且将用于所述第一图块的时钟驱动器去聚合，使得每个第一图块具有第一修改的热点，其中所述第一修改的热点小于所述热点；以及标识所述第一图块中具有超过用于所述硬宏的电源电压的阈值百分比的电源压降的第一图块，并且将所标识的第一图块调整为具有第二电网层，以形成具有第二修改的热点的第二图块，所述第二电网层与所述第一电...

【专利技术属性】
技术研发人员：J·H·钟，M·波波维奇，G·雷迪，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国,US