用于图形加速器的高带宽、低时延、等时结构制造技术

提供了用于低时延高带宽图形加速器管芯和存储器系统的技术。在示例中，图形加速器管芯可以包括：用于存储图形信息的多个存储器块，被配置为请求和接收来自多个存储器块的图形信息以供传送到显示器的显示引擎，被配置为生成图形信息并且将图形信息传送到多个存储器块的图形引擎，以及被配置为仲裁对图形信息的传送和接收的高带宽低时延等时结构。

High Bandwidth, Low Delay and Isochronic Structure for Graphic Accelerator

【技术实现步骤摘要】
用于图形加速器的高带宽、低时延、等时结构
本文档总体地而非通过限制的方式涉及存储器电路，并且更具体地涉及用于图形存储器电路的等时技术。
技术介绍
在处理系统中，某些设备具有预期的性能标准。通过在足够量的时间内从存储器取回所请求的数据以便不中断请求设备的操作，可以满足这些性能标准。图形加速器是这种类型的设备：其中通过从存储器取回图形数据无法维持性能标准可能中断针对用户的视觉显示连续性，并且不利地影响用户体验。附图说明在不一定按比例绘制的附图中，相同的附图标记可以描述不同视图中的类似组件。具有不同字母后缀的相同附图标记可以表示类似组件的不同实例。在附图的图中，通过示例而非限制的方式示出了一些实施例，其中：图1总体上示出了包括示例等时结构的系统。图2总体上示出了示例高带宽等时代理的细节图。图3总体上示出了显示引擎、等时结构以及图形存储器电路之间的示例等时请求交互的时间线图。图4示出了其上可以执行本文所讨论的技术(例如，方法)中的任何一种或多种的示例机器的框图。图5示出了描绘包括示例图形加速器的电子设备(例如，系统)的示例的系统级图。具体实施方式下面的说明书和附图充分地说明了特定实施例，以使本文档来自技高网...

【技术保护点】
1.一种图形存储器电路，包括：第一存储器电路；第一存储器控制器，其被配置为接收读取请求和写入请求，响应于所述读取请求而从所述第一存储器电路取回数据，并且响应于所述写入请求而将数据传送到所述第一存储器电路；第一存储器代理电路，其被配置为对来自耦合到显示引擎的第一等时桥电路的所述读取请求和从图形引擎接收到的所述写入请求进行中继，其中，所述读取请求能够包括等时读取请求；以及第一等时接口，其耦合到所述存储器代理电路，所述等时接口被配置为响应于所述等时读取请求而启用等时传送模式，所述等时传送模式被配置为以比在所述第一存储器代理电路处接收到的其他读取请求和所述写入请求高的优先级来传送所述等时读取请求所请求...

【技术特征摘要】
2017.12.14 US 15/842,5621.一种图形存储器电路，包括：第一存储器电路；第一存储器控制器，其被配置为接收读取请求和写入请求，响应于所述读取请求而从所述第一存储器电路取回数据，并且响应于所述写入请求而将数据传送到所述第一存储器电路；第一存储器代理电路，其被配置为对来自耦合到显示引擎的第一等时桥电路的所述读取请求和从图形引擎接收到的所述写入请求进行中继，其中，所述读取请求能够包括等时读取请求；以及第一等时接口，其耦合到所述存储器代理电路，所述等时接口被配置为响应于所述等时读取请求而启用等时传送模式，所述等时传送模式被配置为以比在所述第一存储器代理电路处接收到的其他读取请求和所述写入请求高的优先级来传送所述等时读取请求所请求的图形信息。2.根据权利要求1所述的图形存储器电路，其中，所述第一存储器电路和所述第一存储器控制器形成高带宽存储器(HBM)结构。3.根据权利要求1所述的图形存储器电路，其中，所述第一存储器电路通过多个通道耦合到所述第一存储器控制器。4.根据权利要求3所述的图形存储器电路，其中，所述多个通道的组合的存取速度具有高达128千兆字节每秒的带宽。5.根据权利要求1所述的图形存储器电路，其中，所述第一等时接口被配置为允许所述图形信息从所述第一存储器电路到所述第一等时桥的传送，而不会由于来自所述图形引擎的所述写入请求中的一个写入请求而中断。6.根据权利要求1所述的图形存储器电路，包括所述第一等时桥，所述第一等时桥被配置为接收所述读取请求，并且执行散列算法例程，以确定是否将所述读取请求传递到所述第一存储器代理。7.根据权利要求5所述的图形存储器电路，包括耦合到所述显示引擎和所述图形引擎的多个存储器块；并且其中，所述多个存储器块中的第一存储器块包括所述第一存储器电路、所述第一存储器控制器、所述第一存储器代理、所述第一等时接口以及所述第一等时桥。8.根据权利要求7所述的图形存储器电路，其中，所述多个存储器块包括2N个存储器块；并且其中，N是大于2的整数。9.一种方法，包括：从第一显示引擎管线和第二显示引擎管线接收针对图形信息的多个高优先级请求；响应于所述多个高优先级请求中的一个高优先级请求，向等时路由器发出存储器读取请求；从所述等时路由器接收一个或多个分组中的所述图形信息；从所述一个或多个分组中对所述图形信息进行解包；合并与所述多个高优先级请求中的对应高优先级请求相关联的所述图形信息；以及将所述图形信息传送到所述第一管线和所述第二管线中的一个。10.根据权利要求9所述的方法，包括识别和存储对所述多个高优先级请求中的每个高优先级请求的指示。11.根据权利要求10所述的方法，其中，合并与所述多个高优先级请求中的对应高优先级请求相关联的所述图形信息包括使用所述指示中的一个...

【专利技术属性】
技术研发人员：L·帕普，A·阿南塔拉曼，R·古普塔，R·阿德勒，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US