一种并行的图计算加速器结构制造技术

本发明专利技术公开一种并行的图计算加速器结构，包括：存储器、预处理电路、控制电路、数据访问单元、调度器、混合粒度处理单元和结果产生单元；其中，预处理电路将待处理的邻接稀疏矩阵图数据转换成独立稀疏列压缩格式CSCI，连同CSCI列标识副本存入存储器；控制电路接收预处理电路发送的转换就绪指示信号，根据主机发送的图计算应用类型控制数据访问单元、混合粒度处理单元、结果产生单元的操作，并将主机发送的顶点索引发送到数据访问单元，数据访问单元、调度器、混合粒度处理单元和结果产生单元根据主机的信息相互交互操作，实现简单图的并行处理。本发明专利技术的结构高效实现了图计算中BFS或SSSP两种应用的并行处理，提高了有效带宽，加速了处理过程。

【技术实现步骤摘要】
一种并行的图计算加速器结构
本专利技术涉及一种加速器芯片结构，特别涉及一种并行的图计算加速器结构。
技术介绍
随着社交网络等新型互联网应用的兴起和各种电子设备的普及，图计算相关应用日益成为学术界和工业界的研究热点，从技术、应用及自主知识产权等角度看图计算加速器的研发都势在必行，而广度优先搜索(BFS，BreadthFirstSearch)和单源最短路径(SSSP，SingleSourceShortestPath)等则是图计算领域的两种基本应用。在图计算并行加速器的设计过程中，需要考虑图数据的存储压缩格式、图计算的并行性、高效性以及难易性等。如何设计一种芯片结构，能够高效实现简单图的BFS或SSSP并行处理。
技术实现思路
本专利技术的目的是提供一种面向大规模图数据，加速BFS或SSSP的应用处理过程的一种并行的图计算加速器结构。为了达到上述的目的，本专利技术采用的主要技术方案包括：本专利技术提供一种并行的图计算加速器结构，包括：存储器、预处理电路、控制电路、数据访问单元、调度器、混合粒度处理单元和结果产生单元；其中，所述预处理电路，用于将待处理的邻接稀疏矩阵图数据转换成独立稀疏列压缩CS本文档来自技高网...

【技术保护点】
1.一种并行的图计算加速器结构，其特征在于，包括：存储器、预处理电路、控制电路、数据访问单元、调度器、混合粒度处理单元和结果产生单元；其中，所述预处理电路，用于将待处理的邻接稀疏矩阵图数据转换成独立稀疏列压缩CSCI格式、以及CSCI中列标识副本存入所述存储器；所述控制电路，用于接收所述预处理电路在存储器中存储完毕之后发送的转换就绪指示信号，根据主机发送的图计算应用类型控制所述数据访问单元、混合粒度处理单元、结果产生单元的操作，以及将主机发送的应用类型一的根顶点索引或应用类型二的源顶点索引发送所述数据访问单元；所述数据访问单元，用于从所述存储器中读取所述CSCI的图数据和列标识，并根据所述根顶...

【技术特征摘要】
1.一种并行的图计算加速器结构，其特征在于，包括：存储器、预处理电路、控制电路、数据访问单元、调度器、混合粒度处理单元和结果产生单元；其中，所述预处理电路，用于将待处理的邻接稀疏矩阵图数据转换成独立稀疏列压缩CSCI格式、以及CSCI中列标识副本存入所述存储器；所述控制电路，用于接收所述预处理电路在存储器中存储完毕之后发送的转换就绪指示信号，根据主机发送的图计算应用类型控制所述数据访问单元、混合粒度处理单元、结果产生单元的操作，以及将主机发送的应用类型一的根顶点索引或应用类型二的源顶点索引发送所述数据访问单元；所述数据访问单元，用于从所述存储器中读取所述CSCI的图数据和列标识，并根据所述根顶点索引、源顶点索引或结果产生单元传送的活跃顶点索引计算指定顶点在存储器中的物理地址以进行数据访问，以及将读取的数据传输到调度器；所述调度器，用于将CISI中列标识指示的非零元素个数暂存，并根据所述混合粒度处理单元内处理元的状态信号，将暂存的数据分配到混合粒度处理单元内的处理元进行处理；所述混合粒度处理单元，用于根据控制电路内的应用类型和结果产生单元的活跃顶点数据对调度器内暂存的数据进行并行处理，并将处理后的中间数据传输结果产生单元；所述结果产生单元，用于根据控制电路内的应用类型对中间数据进行处理，以及将处理过程的活跃顶点索引发送数据访问单元，将处理后的最终结果存储。2.根据权利要求1所述的图计算加速器结构，其特征在于，所述控制电路包括：主机接口组件和控制逻辑组件；所述主机接口组件，用于接收主机发送的应用类型、应用类型一的根顶点索引和应用类型二的源顶点索引；所述控制逻辑组件，用于接收所述预处理电路发送的转换就绪指示信号，将所述根顶点索引或源顶点索引发送所述数据访问单元，将应用类型发送混合粒度处理单元和结果产生单元，并启动图计算加速器内各模块开始工作；其中应用类型一是广度优先搜索应用BFS类型，应用类型二是单源最短路径应用SSSP类型。3.根据权利要求1或2所述的图计算加速器结构，其特征在于，所述数据访问单元包括：用户逻辑组件、地址计算模块和列标识暂存器；所述列标识暂存器，用于存储CSCI中图数据的列标识；所述地址计算模块，用于根据所述控制电路发送的和结果产生单元输入的顶点索引，结合所述列标识暂存器中各列非零元素数据、每行存储数据的数目计算当前活跃顶点i对应数据在存储器中的物理地址；所述用户逻辑组件，用于从所述存储器中读取所述列标识暂存在所述列标识暂存器中；根据所述地址计算模块计算的地址从所述存储器中读取相应的活跃顶点对应的数据，并向所述调度器发送读取的数据；以及，再接收调度器发送的暂停读取信号后，停止从所述存储器中读取数据；所述用户逻辑组件，还用于在所述调度器发送的暂停读取信号失效后再次读取数据。4.根据权利要求1至3任一所述的图计算加速器结构，其特征在于，调度器包括：缓冲区分配模块、任务调度模块和双缓冲区模块；缓冲区分配模块，用于分析从数据访问单元传送的列数据的列标识对应的数据对，并根据双缓冲区模块传送的缓冲区状态信息把该列标识对应的图数据发送给双缓冲区模块，当双缓冲区模块中所有缓冲区全部占用时，则向数据访问单元发送停止读取信号；任务调度模块，用于根据混合粒度处理单元传送...

【专利技术属性】
技术研发人员：邓军勇，莉兹·K·约翰，宋爽，邬沁哲，杨博文，田璞，赵一迪，
申请(专利权)人：西安邮电大学，得克萨斯大学奥斯汀分校，
类型：发明
国别省市：陕西,61