本发明专利技术公开了一种通用伺服控制处理器，包括程序存储器、数据存储器、指令获取模块、指令解码模块和指令执行模块，所述程序存储器与所述指令获取模块连接，所述数据存储器与所述指令解码模块连接，所述指令获取模块与所述指令解码模块连接，所述指令解码模块与所述指令执行模块连接，所述程序存储器和数据存储器均连接有控制器接口；本发明专利技术可在无需二次开发的基础上实现更多的伺服控制算法，缩短FPGA实现的开发周期。
A General Servo Control Processor
【技术实现步骤摘要】
一种通用伺服控制处理器
本专利技术属于数字逻辑控制
，尤其涉及一种通用伺服控制处理器。
技术介绍
在工业控制领域，FPGA是伺服控制算法常见的实现方法，其具有性能高、算法实现灵活等特性，但是不同的算法需要设计不同的FPGA实现架构，开发周期和难度都比较大，因此目前急需一种针对伺服控制算法的通用处理器，可在无需二次开发的基础上实现更多的伺服控制算法。
技术实现思路
本专利技术所要解决的技术问题是针对上述现有技术的不足提供一种通用伺服控制处理器，本通用伺服控制处理器可在无需二次开发的基础上实现更多的伺服控制算法，缩短FPGA实现的开发周期。为实现上述技术目的，本专利技术采取的技术方案为：一种通用伺服控制处理器，包括程序存储器、数据存储器、指令获取模块、指令解码模块和指令执行模块，所述程序存储器与所述指令获取模块连接，所述数据存储器与所述指令解码模块连接，所述指令获取模块与所述指令解码模块连接，所述指令解码模块与所述指令执行模块连接，所述程序存储器和数据存储器均连接有控制器接口；所述程序存储器用于通过控制器接口存储程序指令，所述数据存储器用于通过控制器接口存储处理器执行所需的数据，所述指令获取模块用于从程序存储器中读取程序指令并发送程序指令到指令解码模块，所述指令解码模块用于将程序指令解码为地址和计算模式并通过地址获取数据存储器内的数据，所述指令执行模块用于根据计算模式对指令解码模块获取的数据进行计算处理并将处理后的结果反馈给指令解码模块，所述指令解码模块用于通过地址将指令执行模块计算处理后的结果写入数据存储器内。作为本专利技术进一步改进的技术方案，所述程序存储器包括双端口存储器一和双端口存储器二，所述双端口存储器一和双端口存储器二均包括写数据输入端口、写地址输入端口、读地址输入端口和读数据输出端口，所述双端口存储器一和双端口存储器二的写数据输入端口均通过移位寄存器与所述控制器接口连接，所述双端口存储器一和双端口存储器二的写地址输入端口均与所述控制器接口连接，所述双端口存储器一和双端口存储器二的读地址输入端口均与指令获取模块连接，所述双端口存储器一和双端口存储器二的读数据输出端口均与指令获取模块连接；所述控制器接口用于通过移位寄存器向双端口存储器一和双端口存储器二的写数据输入端口写入程序指令，所述控制器接口用于向双端口存储器一和双端口存储器二的写地址输入端口写入地址，所述指令获取模块用于向双端口存储器一和双端口存储器二的读地址输入端口输入读取地址，所述指令获取模块用于从双端口存储器一和双端口存储器二的读数据输出端口读取与读取地址相匹配的程序指令。作为本专利技术进一步改进的技术方案，所述数据存储器包括双端口存储器三和双端口存储器四，所述双端口存储器三和双端口存储器四均与所述控制器接口连接，所述双端口存储器三和双端口存储器四均通过指令解码接口与指令解码模块连接；所述数据存储器用于通过外界双缓存切换信号协调控制器接口和指令解码接口对双端口存储器三和双端口存储器四的访问。作为本专利技术进一步改进的技术方案，所述指令获取模块包括累加寄存器、自动移位模块和读取模块，所述累加寄存器用于根据外界触发信号自动累加地址值，所述自动移位模块用于停止地址的累加并通过数据得到移位数从而获得读取地址，所述自动移位模块用于自动移位完成后恢复地址的累加从而获得读取地址，所述读取模块用于根据读取地址获取程序存储器内与读取地址相匹配的程序指令。作为本专利技术进一步改进的技术方案，所述指令解码模块包括指令分解模块、数据读写模块和模式输出模块，所述指令获取模块与所述指令分解模块连接，所述指令分解模块分别与数据读写模块和模式输出模块连接，所述数据读写模块与所述数据存储器连接，所述模式输出模块和数据读写模块均与所述指令执行模块连接；所述指令分解模块用于将指令获取模块获取的程序指令解码为地址和DSP模式，所述数据读写模块用于根据地址读取数据存储器内与地址相匹配的数据并发送该数据给指令执行模块，所述数据读写模块用于通过地址将指令执行模块计算处理后的结果写入数据存储器内，所述模式输出模块用于将DSP模式解码为计算模式并发送计算模式给指令执行模块。作为本专利技术进一步改进的技术方案，所述指令执行模块包括算术逻辑单元，所述算术逻辑单元包括预加器、预调器、乘法器、累加器、限值器、移位器、饱和器、模式信号调整器、复用器和若干个寄存器，所述算术逻辑单元用于将指令解码模块内的数据读写模块输出的数据通过模式输出模块输出的计算模式进行计算处理并将计算处理后的结果反馈到指令解码模块内的数据读写模块中。本专利技术的有益效果为：本专利技术为通用的伺服控制处理器，可在无需二次开发的基础上实现更多的伺服控制算法，缩短FPGA实现的开发周期。附图说明图1为本实施例的整体结构示意图。图2为本实施例的程序存储器的内部结构示意图。图3为本实施例的数据存储器的内部结构示意图。图4为本实施例的指令获取模块的内部结构工作原理示意图。图5为本实施例的指令解码模块的内部结构工作原理示意图。图6为本实施例的指令执行模块的结构示意图。具体实施方式下面根据图1至图6对本专利技术的具体实施方式作出进一步说明：一种通用伺服控制处理器，如图1所示，包括程序存储器、数据存储器、指令获取模块、指令解码模块和指令执行模块，所述程序存储器与所述指令获取模块连接，所述数据存储器与所述指令解码模块连接，所述指令获取模块与所述指令解码模块连接，所述指令解码模块与所述指令执行模块连接，所述程序存储器和数据存储器均连接有控制器接口。本实施例通过控制器接口对程序存储器和数据存储器进行更新，通过流水线技术实现指令获取模块、指令解码模块和指令执行模块快速执行。本实施例中的控制器接口连接外围控制器。本实施例中所述程序存储器通过控制器接口存储程序指令，所述数据存储器用于控制器接口存储处理器执行所需的数据，所述指令获取模块从程序存储器中读取程序指令并发送程序指令到指令解码模块，所述指令解码模块将程序指令解码为地址和计算模式并通过地址获取数据存储器内的数据，所述指令执行模块根据计算模式对指令解码模块获取的数据进行计算处理并将处理后的结果反馈给指令解码模块，所述指令解码模块通过地址将指令执行模块计算处理后的结果写入数据存储器内。以下对各模块进行详细说明：本实施例中，参见图2，所述程序存储器包括双端口存储器一和双端口存储器二，所述双端口存储器一和双端口存储器二均包括写数据输入端口、写地址输入端口、读地址输入端口和读数据输出端口，所述双端口存储器一和双端口存储器二的写数据输入端口均通过移位寄存器与所述控制器接口连接，所述双端口存储器一和双端口存储器二的写地址输入端口均与所述控制器接口连接，所述双端口存储器一和双端口存储器二的读地址输入端口均与指令获取模块连接，所述双端口存储器一和双端口存储器二的读数据输出端口均与指令获取模块连接；双端口存储器一和双端口存储器二的容量均为8192比特；控制器接口控制写数据输入端口和写地址输入端口写入新程序指令和地址，指令获取模块控制读地址输入端口和读数据输出端口读取程序指令。具体地，通过控制器接口和移位寄存器向双端口存储器一和双端口存储器二的写数据输入端口写入程序指令，通过控制器接口向双端口存储器一和双端口存储器二的写地址输入端口写入地址，指令本文档来自技高网...
【技术保护点】
1.一种通用伺服控制处理器，其特征在于：包括程序存储器、数据存储器、指令获取模块、指令解码模块和指令执行模块，所述程序存储器与所述指令获取模块连接，所述数据存储器与所述指令解码模块连接，所述指令获取模块与所述指令解码模块连接，所述指令解码模块与所述指令执行模块连接，所述程序存储器和数据存储器均连接有控制器接口；所述程序存储器用于通过控制器接口存储程序指令，所述数据存储器用于通过控制器接口存储处理器执行所需的数据，所述指令获取模块用于从程序存储器中读取程序指令并发送程序指令到指令解码模块，所述指令解码模块用于将程序指令解码为地址和计算模式并通过地址获取数据存储器内的数据，所述指令执行模块用于根据计算模式对指令解码模块获取的数据进行计算处理并将处理后的结果反馈给指令解码模块，所述指令解码模块用于通过地址将指令执行模块计算处理后的结果写入数据存储器内。
【技术特征摘要】
1.一种通用伺服控制处理器，其特征在于：包括程序存储器、数据存储器、指令获取模块、指令解码模块和指令执行模块，所述程序存储器与所述指令获取模块连接，所述数据存储器与所述指令解码模块连接，所述指令获取模块与所述指令解码模块连接，所述指令解码模块与所述指令执行模块连接，所述程序存储器和数据存储器均连接有控制器接口；所述程序存储器用于通过控制器接口存储程序指令，所述数据存储器用于通过控制器接口存储处理器执行所需的数据，所述指令获取模块用于从程序存储器中读取程序指令并发送程序指令到指令解码模块，所述指令解码模块用于将程序指令解码为地址和计算模式并通过地址获取数据存储器内的数据，所述指令执行模块用于根据计算模式对指令解码模块获取的数据进行计算处理并将处理后的结果反馈给指令解码模块，所述指令解码模块用于通过地址将指令执行模块计算处理后的结果写入数据存储器内。2.根据权利要求1所述的通用伺服控制处理器，其特征在于：所述程序存储器包括双端口存储器一和双端口存储器二，所述双端口存储器一和双端口存储器二均包括写数据输入端口、写地址输入端口、读地址输入端口和读数据输出端口，所述双端口存储器一和双端口存储器二的写数据输入端口均通过移位寄存器与所述控制器接口连接，所述双端口存储器一和双端口存储器二的写地址输入端口均与所述控制器接口连接，所述双端口存储器一和双端口存储器二的读地址输入端口均与指令获取模块连接，所述双端口存储器一和双端口存储器二的读数据输出端口均与指令获取模块连接；所述控制器接口用于通过移位寄存器向双端口存储器一和双端口存储器二的写数据输入端口写入程序指令，所述控制器接口用于向双端口存储器一和双端口存储器二的写地址输入端口写入地址，所述指令获取模块用于向双端口存储器一和双端口存储器二的读地址输入端口输入读取地址，所述指令获取模块用于从双端口存储器一和双端口存储器二的读数据输出端口读取与读取地址相匹配的程序指令。3.根据权利要求2所述的通用伺服控制处...
【专利技术属性】
技术研发人员：胡小开，
申请(专利权)人：宁波菲仕运动控制技术有限公司，
类型：发明
国别省市：浙江,33
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。