并行LDPC解码器制造技术

描述了能够并行解码多个代码块的低密度奇偶校验(LDPC)解码器配置的系统和方法。可重置并行LDPC解码器以同时解码多个码字其有可重置大小。在并行LDPC解码器运行时，解码器逻辑的多个主动部分被配置以并行处理多个代码块，其中每个主动区域处理一个相应的代码块。使用支持多指令多数据(MIMD)的可重置分段可缩放循环移位器来提供解码器逻辑主动部分，其中在数据移位运行时，对多个代码块实施多个单独的不同数据移位。可以使用多个数据移位命令，使得多个代码块具有单独的移位命令，从而对每个代码块实施不同的数据移位。

【技术实现步骤摘要】
【国外来华专利技术】并行LDPC解码器相关申请的交叉引用本申请涉及与本申请同时提交的标题为“可重置分段可缩放移位器(RECONFIGURABLESEGMENTEDSCALABLESHIFTER)”的共同转让的美国专利申请号[HKAP.P0131US.10010543349]，其整个内容以引用的方式并入本文中，用于所有可适用的目的。
本专利技术涉及数据通信，特别涉及解码校正编码数据。
技术介绍
当今社会广泛地依赖于数据通信用于各种目的，诸如个人之间的消息传递、广播通信、控制机器、基于处理器的系统的网络等。数据可以通过各种通道传送，包括有线、无线和光学信道，并且会受到各种噪声源、干扰和/或其他信号劣化的影响。例如，在蜂窝无线电系统中，无线传输用于在手机和基站之间传送信息。但是，由于噪声、干扰或弱信号强度引起的通信错误，接收到的比特通常与发送的比特不同。因此，已经开发了多种形式的数据编码以试图使数据(例如，高数据速率应用的数据传输)对各种信道(例如，不可靠或嘈杂的信道)传输的影响更具弹性。例如对于数据通信，纠错码(ECC)，例如turbo码，低密度奇偶校验(LDPC)码等，已经用于编码数据。低密度奇偶校验(LDPC)码是线性纠错码。LDPC使用分层解码技术，其中对多次迭代中的每次迭代，求解单个块的行(row)奇偶校验方程(每次迭代仍然更新比特值)。找到一个合法码字，满足所有奇偶校验方程。LDPC码越来越多地应用于需要在有损坏噪声的情况下在带宽受限或返回信道受限的链路上进行可靠和高效信息传输的应用中。为了解决关于信号劣化的问题，5G蜂窝标准规定使用LDPC码作为蜂窝通信的主信道码。特别地，5G标准使用准循环LDPC(QC-LDPC)编码用于数据校正码。5G网络中的基站同时支持多个用户的通信。因此，5G基站接收器要解码来自各种连接终端的不同大小的多个码块(例如，多个用户传输的QC-LDPC编码数据)。通常关于QC-LDPC编码数据实施的迭代解码技术是相对逻辑密集的，经常导致解码器逻辑消耗几乎一半的接收器计算能力。而且，传统的QC-LDPC解码器一次只能解码任何大小的一个代码块(参见如美国专利号8,739,001和9,112,530，其公开内容通过引用结合于此)。因此，对于连接终端的多个代码块，通常单独执行解码(例如，由多个解码器逻辑执行和/或由一个解码器逻辑重复运行而串行处理)。当多个用户将小输入码块大小馈送到LDPC解码器时，解码过程所需的时间将增加。现有的LDPC解码器配置效率低，不提供灵活的设计。
技术实现思路
本专利技术涉及能够并行解码多个代码块的低密度奇偶校验(LDPC)解码器配置的系统和方法。例如，可以通过本专利技术实施例的并行LDPC解码器并行处理多个代码块以进行QC-LDPC解码。根据本专利技术实施例，进行并行解码的代码块可以是混合的或各种大小的。因此，本专利技术实施例的并行LDPC解码器可以重置，同时解码多个码字，其有可重置大小。并行LDPC解码器运行时，解码器逻辑的多个主动部分被配置以并行处理多个代码块，其中每个主动区域处理一个相应代码块。使用可重置分段可缩放循环移位器来提供解码器逻辑主动部分。并行LDPC解码器实施的可重置分段可缩放移位器支持多指令多数据(MIMD)，其中在数据移位运行时，对多个代码块执行多个单独的不同数据移位。在根据实施例运行时，可以使用多个数据移位命令，使得多个代码块具有单独的移位命令，从而对于每个代码块执行不同的数据移位。根据本专利技术概念提供的并行LDPC解码器为并行处理提供了有效且灵活的设计。并行LDPC解码器的使用有助于降低接收器解码多个代码块的计算功率(例如，多个用户传输的QC-LDPC编码数据)。另外或替代地，并行LDPC解码器可以提供增强的运行能力(例如，通过使用实施例的并行LDPC解码器，可以使5G基站支持大量待机模式用户)。实施例的并行LDPC解码器提供有效的处理和功耗，非常适用于高性能宽带数据网络，例如不断发展的5G蜂窝标准的数据网络。例如，预计5G蜂窝网络将提供指数级提升的用户体验和更多样化的应用，例如物联网(IoT)、车载通信和云计算中的新应用，从而在宽带数据和电话服务之外提供更广泛的用例扩展。根据本专利技术实施例的并行LDPC解码器的使用促进了5G蜂窝网络接收器实施中的灵活性和效率。前面已经相当广泛地概述了本专利技术的特征和技术优点，以便可以更好地理解随后的本专利技术的详细描述。在下文中将描述本专利技术的其他特征和优点，一起形成本专利技术权利要求的主题。本领域技术人员应该理解，所公开的概念和具体实施例可以容易地用作为一个基础，用于修改或设计成其他结构以实现本专利技术相同目的。本领域技术人员还应该认识到，这种等同结构并没有脱离所附权利要求中阐述的本专利技术精神和范围。当结合附图考虑时，从以下描述将更好地理解被认为是本专利技术特征的新颖特性，有关其组织和操作方法，以及其他目的和优点。然而，应该清楚地理解，提供的每个附图仅仅是为了说明和描述的目的，而不是作为对本专利技术限制的定义。附图说明为了更完整地理解本专利技术，现参考以下结合附图的描述，其中：图1显示传统的LDPC解码器配置；图2显示本专利技术实施例的并行LDPC解码器配置；图3A显示一个示例性LDPC码的BG矩阵和Tanner图构造；图3B显示一个迭代LDPC解码过程；图3C和3D显示LDPC解码器使用最小和算法的最小阶段，显示了LDPC解码器的V2C操作；图3E和3F显示LDPC解码器使用最小和算法的和阶段，显示了LDPC解码器的C2V操作；图4A和4B显示LDPC码的BG矩阵和Tanner图构造；图5A-5C显示LDPC码的各个Tanner图构造的片段视图；图6显示LDPC解码器配置的片段视图；图7显示本专利技术实施例的使用可重置分段可缩放移位器配置的LDPC解码器配置的片段视图；图8显示本专利技术实施例的并行LDPC解码器中使用的可重置分段可缩放移位器配置；图9显示本专利技术实施例的并行LDPC解码器中使用的分节(sectioned)移位器阶段配置；图10A-10C显示本专利技术实施例的并行LDPC解码器的实施细节。具体实施方式图1显示一个传统的LDPC解码器，其通常由5G蜂窝网络中的接收器使用，以解码使用QC-LDPC码编码的数据，进行数据校正。因此，图1的传统LDPC解码器100包括5GLDPC纠错码解码器，其从噪声信号110接收编码比特(例如，以对数似然比(LLR))，并输出解码比特作为解码结果120。在运行时，传统LDPC解码器100采用分层解码逻辑，关于单个码块的编码比特，迭代地处理奇偶校验方程，其中有效码字要满足所有奇偶校验方程。从前述内容可以理解，传统LDPC解码器100一次只能解码一个码块。在运行时，LDPC解码器输入是一个代码块，其大小取决于各种因素。在根据当前标准的5G蜂窝网络中，基本图(basegraph，BG)矩阵BG1和BG2是两个大小的BG矩阵，其中BG1＝46x68，BG2＝42x52。BG1有八个不同的矩阵，用于不同值的扩展参数Z，BG2有另外八个不同的矩阵，用于不同值的扩展参数Z，如下表所示。从下表中可以看出，在该5G蜂窝网络示例中，扩展参数Z＝{2，...，384}。LLR的比特宽度(K)通常是6或8比特，但是可以使用其他比特宽度。5G蜂窝网络本文档来自技高网...

【技术保护点】
1.一种系统，包括：并行低密度奇偶校验(LDPC)解码器，其具有最大容纳代码块大小Z，所述LDPC解码器被配置以同时解码多个代码块，其中由所述LDPC解码器进行解码的所述多个代码块中的每个代码块的大小是可重置的，其中被配置和重置的所述多个代码块中的每个代码块的大小的总和小于或等于Z。

【技术特征摘要】
【国外来华专利技术】2019.01.31 US 16/264,161;2019.01.31 US 16/264,0701.一种系统，包括：并行低密度奇偶校验(LDPC)解码器，其具有最大容纳代码块大小Z，所述LDPC解码器被配置以同时解码多个代码块，其中由所述LDPC解码器进行解码的所述多个代码块中的每个代码块的大小是可重置的，其中被配置和重置的所述多个代码块中的每个代码块的大小的总和小于或等于Z。2.根据权利要求1所述的系统，其中所述LDPC解码器包括：可重置分段可缩放移位器阶段，其被配置以对多个数据分段并行地执行不同数据移位；控制器，其耦合到所述可重置分段可缩放移位器阶段，且被配置以提供控制信号输入给所述可重置分段可缩放移位器阶段，其中所述控制信号输入控制所述可重置分段可缩放移位器阶段的配置，以包括多个主动区域对应于要并行解码的所述多个代码块的相应代码块。3.根据权利要求2所述的系统，其中所述LDPC解码器包括：分段循环移位器，其被配置以：当在所述并行LDPC解码器的校验节点和变量节点之间传递消息时，支持多个数据进入分段并独立地移位每个分段。4.根据权利要求3所述的系统，其中所述独立地移位每个分段提供不同移位值给所述分段循环移位器的分段。5.根据权利要求3所述的系统，其中所述分段循环移位器包括一个对数移位配置。6.根据权利要求3所述的系统，其中所述分段循环移位器包括的数据宽度大于或等于所述LDPC解码器容纳的所述最大代码大小Z。7.根据权利要求6所述的系统，其中Z＝384。8.根据权利要求3所述的系统，其中所述分段循环移位器包括：分节移位器，其有多个分节，其中一个分节的每个数据路径共享同一移位值和同一控制信号。9.根据权利要求8所述的系统，其中所述多个分节中的每个分节有数据宽度大小Se，其中所述多个代码块中使用小于Se的扩展参数的代码块，在解码运行时占用所述多个分段中的一个分段，且所述多个代码块中使用大于Se的扩展参数的代码块占用所述多个段中的多个分段。10.根据权利要求9所述的系统，其中Se＝16。11.根据权利要求1所述的系统，其中由所述LDPC解码器并行解码的所述多个代码块的每个代码块是相同大小的代码块。12.根据权利要求1所述的系统，其中输入到所述并行LDPC解码器中用于并行解码的所述多个代码块包括的代码块，是由使用相同BG矩阵索引的代码块组合形成的。13.一种方法，包括：并行输入多个代码块到并行低密度奇偶校验(LDPC)解码器，用于LDPC解码，其中所述LDPC解码器具有最大容纳代码块大小Z，其中所述多个代码块中的每个代码块的大小总和小于或等于Z；使用所述并行LDPC解码器，同时解码所述多个代码块，其中由所述LDPC解码器并行解码的每个代码块的大小是可重置的；由所述并行LDPC解码器输出所述多个代码块的解码情况。14.根据权利要求13所述的方法，还包括：配置所述并行LDPC解码器的可重置分段可缩放移位器阶段，以并行地执行多个数据分段的不同数据移位；通过耦合到所...

【专利技术属性】
技术研发人员：林兴武，赛义德·穆赫辛·阿巴斯，杨卓函，张中慧，关文伟，梁靖康，曾江州，
申请(专利权)人：香港应用科技研究院有限公司，
类型：发明
国别省市：中国香港,81