ΣΔ调制器制造技术

一种Sigma‑Delta(ΣΔ)调制器，用于以采样频率fs将具有围绕可变中心频率f0的频率带宽的模拟输入信号转换为数字输出信号。所述ΣΔ调制器包括用于产生数字输出信号的量化器(420)，以及用于整形量化噪声的环路滤波器。环路滤波器包括以频率f0为中心的至少一个子滤波器(430,410)和恒定的噪声整形系数(451,452,453)。所述ΣΔ调制器还包括可调延迟元件(455)，用于调整采样频率fs的频率调整器(480)(使得归一化中心频率f0/fs恒定)，以及用于调整由量化器和可调延迟元件(455)实现的环路延迟td的延迟调整器(490)，使得归一化环路延迟td/Ts落在预定范围[tmin，tmax]内，其中Ts＝1/fs。

【技术实现步骤摘要】
【国外来华专利技术】ΣΔ调制器
本公开涉及Σ-Δ调制器(Sigma-Delta调制器)、模数转换器以及使用Σ-Δ调制器将模拟信号转换为数字信号的方法。
技术介绍
在许多不同类型的无线电信设备中，Σ-Δ调制器可用于实现射频(RF)接收器。这些无线电信设备可以用于例如软件定义无线电(SDR)、认知无线电(CR)、物联网(IoT)和基站或蜂窝电话的若干应用。这些无线电信设备例如符合不同的无线电信标准，包括GSM/GPRS、EDGE、UMTS、LTE、Wi-Fi、ZigBee、蓝牙等，因此这些无线电信设备必须能够转换具有各种频率范围的模拟输入信号。已经描述的图1是高度数字化的RF接收器100的实施例的示意图。RF接收器100包括天线5、放大器10(LNA，低噪声放大器)、RF模数转换器(ADC)11、第一同相分支混频器12、第一同相分支抽取滤波器13、数字信号处理器(DSP)14、数控振荡器(NCO)15、用于产生π/2相移的移相器16、第二正交分支混频器17、第二正交分支抽取滤波器18。NCO15以中心频率f0产生正弦信号，其被两个混频器12、17中的每一个用于对ADC11的输出进行下变频(down-converting)。在该实施例中，ADC11靠近天线5并且直接跟随LNA10。在这种情况下，大多数信号处理功能—包括下变频混频器以及滤波和信道选择—在易于编程中数字域名实现：从一种标准切换到另一种标准时，更容易重新配置RF接收器。这种接收器通常被称为高度数字化的SDR接收器。在该实施例中，模数转换器(ADC)是Sigma-DeltaADC(这里称为ΣΔADC)。ΣΔADC是环路电路，其包括前向路径和反馈路径，反馈路径用于产生馈送前向路径的至少一个反馈信号。图2是ΣΔADC200的实施例的示意图，其包括具有前向路径和反馈路径的环路。该环路包括环路滤波器，该环路滤波器包括一个或多个子滤波器210、230和一个或多个数模转换器(DAC)251、252、253。前向路径包括第一子滤波器230、第二子滤波器210和量化器220。第一子滤波器230应用于模拟输入信号201和第一反馈信号203之间的差，并产生滤波后差信号231。第二子滤波器210应用于由第一子滤波器230生成的滤波后差信号231，并生成滤波后信号211。加法器240从滤波后的信号211和反馈信号204产生差信号241。可以通过在子滤波器210和加法器240之间添加更多子滤波器来增加环路滤波器的阶数。量化器220从差信号241以采样频率fs产生数字输出信号222。由于量化器220响应时间产生的时间延迟tq，数字输出信号222与模拟输入信号201相比被延迟。该时间延迟通常被称为ΣΔ环路延迟td。反馈路径包括若干DAC251、252、253，用于分别产生馈送前向路径的反馈信号203、204、205。DAC251、252、253的系数是用于整形量化噪声的噪声整形系数。虽然图2示出了使用反馈噪声整形系数的ΣΔADC，但是可以将相同的原理应用于使用前馈和/或反馈噪声整形系数的ΣΔADC。还可以使用包括FIR(有限脉冲响应)滤波器的FIR-DAC来实现噪声整形系数。为了适应不同无线通信标准的要求，ΣΔADC应该是可调谐的，以便能够处理具有不同带宽BW和/或不同中心频率f0的模拟输入信号。可调谐ΣΔADC可以实现为低通ΣΔADC或带通ΣΔADC。在可调谐低通ΣΔADC中，环路滤波器是一个带宽可调的低通滤波器。在可调谐带通ΣΔADC中，环路滤波器是一个带通滤波器，其中心频率f0和带宽都是可调的。在两种情况下，必须确定环路滤波器的噪声整形系数，使得ΣΔADC的噪声传递函数(NTF)具有给定的形状并匹配期望的带宽BW和/或期望的中心频率f0。例如，参见2002年出版的题为“H.AboushadyandM.M.Louerat,‘SystematicApproachforDiscrete-TimetoContinuous-TimeTransformationofSigma-DeltaModulators’(离散时间连续时间转换Sigma-Delta调制器的系统方法)”的文章(Aboushady等，IEEEInternationalSymposiumonCircuitsandSystems，ISCAS'02，PhoenixAZ，USA，May2002)。该ΣΔADC的性能可以通过例如使用更高阶的环路滤波器、增加过采样率(OSR＝fs/2BW)和/或增加量化器的比特数(因此使用多比特量化器)来改进。图3A-3C示出了作为模拟输入信号的相应中心频率f01、f02、f03的频率函数的量化噪声的功率谱密度(PSD)的形状。采样频率记为fs，感兴趣的频率范围为[0，fs/2]。假设模拟输入信号的期望频带300A、300B、300C以各自的中心频率f01、f02、f03为中心。这些曲线说明了这样的事实，即当中心频率变化时，量化噪声的功率谱密度(PSD)的形状也会变化。结果，必须调整可调谐ΣΔADC的子滤波器的中心频率，以便抑制所需中心频率附近的量化噪声。此外，必须通过适当调整环路滤波器和子滤波器的噪声整形系数来控制可调谐ΣΔADC在每个所需中心频率f0/带宽下的稳定性。例如，在Linder等人的专利文献US6693573B1中公开了ΣΔADC的示例实施例。在这些实施例中，使用微机电系统(MEMS)技术，包括具有高品质因数的LC谐振器。可以通过调谐LC谐振器的电容来改变该ΣΔADC的中心频率或调谐范围。ΣΔADC的工作频率约为1GHz-2GHz。另一个例子是Shibata等人在题为“ADC-to-1GHzTunableRFΣΔADCAchievingDR＝74dBandBW＝150MHzatf0＝450MHzusing550mW”的文章(IEEEJournalofsolid-statecircuits,vol.47,N12,December2012)中，描述了一种调制范围从0到1GHz并消耗750mW的调制器。这些ΣΔADC的调谐非常复杂，并且由于这种复杂性，调谐范围可能是有限的。因此，针对更高频率调整这些调制器将意味着ΣΔADC电路具有更高的复杂性、更高的功耗和更大的尺寸。结果，这种ΣΔADC不能用于各种各样的应用，或者不能小到足以集成在小型和紧凑的无线电信设备中。因此，需要一种简单的可调谐ΣΔADC，其尺寸小且功耗低，适合于转换具有各种频带的模拟输入信号。
技术实现思路
根据第一方面，提供了一种Sigma-Delta(ΣΔ)调制器，用于以采样频率fs将具有围绕可变中心频率f0的频率带宽的模拟输入信号转换为数字输出信号。ΣΔ调制器包括用于产生数字输出信号的量化器，以及用于整形量化噪声的环路滤波器。环路滤波器包括至少一个以频率f0为中心的子滤波器，以及噪声整形系数。噪声整形系数是恒定的并且与中心频率f0无关。ΣΔ调制器还包括可调延迟元件；频率调整器，用于调整采样频率fs，使得归一化中心频率f0/fs恒定；和延迟调整器，用于调整由量化器和可调延迟元件实现的环路延迟td，使得归一化环路延迟td/Ts落在预定范围[tmin，tmax]，其中Ts＝1/fs。由于固定的归一化中心频率、固定的噪声整形系数和可调延迟元本文档来自技高网...

【技术保护点】
1.一种Sigma‑Delta(ΣΔ)调制器(400,500,900)，用于以采样频率fs将具有围绕可变中心频率f0的频率带宽的模拟输入信号转换为数字输出信号，所述ΣΔ调制器包括‑量化器(420)，所述量化器用于产生所述数字输出信号，‑环路滤波器，所述环路滤波器用于整形量化噪声，所述环路滤波器包括o至少一个以频率f0为中心的子滤波器(430,410)，和o噪声整形系数(451,452,453)，所述ΣΔ调制器的特征在于：所述噪声整形系数是恒定的并且与所述中心频率f0无关；所述ΣΔ调制器还包括‑可调延迟元件(455)；‑频率调整器(480)，所述频率调整器用于调整所述采样频率fs，使得归一化中心频率f0/fs恒定；‑延迟调整器(490)，所述延迟调整器用于调整由所述量化器和所述可调延迟元件(455)实现的环路延迟td，使得归一化环路延迟td/Ts落入预定范围[tmin，tmax]，其中Ts＝1/fs。

【技术特征摘要】
【国外来华专利技术】2016.06.23 EP 16305763.11.一种Sigma-Delta(ΣΔ)调制器(400,500,900)，用于以采样频率fs将具有围绕可变中心频率f0的频率带宽的模拟输入信号转换为数字输出信号，所述ΣΔ调制器包括-量化器(420)，所述量化器用于产生所述数字输出信号，-环路滤波器，所述环路滤波器用于整形量化噪声，所述环路滤波器包括o至少一个以频率f0为中心的子滤波器(430,410)，和o噪声整形系数(451,452,453)，所述ΣΔ调制器的特征在于：所述噪声整形系数是恒定的并且与所述中心频率f0无关；所述ΣΔ调制器还包括-可调延迟元件(455)；-频率调整器(480)，所述频率调整器用于调整所述采样频率fs，使得归一化中心频率f0/fs恒定；-延迟调整器(490)，所述延迟调整器用于调整由所述量化器和所述可调延迟元件(455)实现的环路延迟td，使得归一化环路延迟td/Ts落入预定范围[tmin，tmax]，其中Ts＝1/fs。2.根据权利要求1所述的ΣΔ调制器，其中，所述预定范围[tmin，tmax]与所述中心频率f0无关，并且所述环路延迟td被调整为作为所述中心频率f0和所述采样频率fs的函数的值。3.根据权利要求1或2所述的ΣΔ调制器，其中tmin＝tmax。4.根据权利要求1至3中任一项所述的ΣΔ调制器，其中，所述可调延迟元件(455)包括多个级联锁存器，并且所述延迟调整器被配置为将所述环路延迟td调整为控制所述多个级联锁存器的时钟信号的时钟周期一半的倍数。...

【专利技术属性】
技术研发人员：H·阿布沙迪，T·巴德兰，A·萨叶德，
申请(专利权)人：索邦大学，国家科学研究中心，
类型：发明
国别省市：法国,FR