一种程序加载方法、装置、系统、芯片和存储介质制造方法及图纸

本发明专利技术涉及信息技术领域，公开了一种程序加载方法、装置、系统、芯片和存储介质。所述方法应用于数据信号处理芯片加载片外程序，包括以下步骤：芯片上电触发程序加载任务时，将所述芯片的系统时钟频率配置为最高允许值；将所述芯片的外部存储器接口的读写时钟配置为最小允许值；将存储于外部存储器件的所述目标程序加载至所述芯片内部。本发明专利技术实施例中的程序加载方法、装置、系统、芯片和存储介质，通过改变芯片加载程序的配置来加快程序的加载，极大地缩短了设备在断电重启过程中片外数字信号处理程序加载时间，提高了设备的实时性和有效性。

【技术实现步骤摘要】
一种程序加载方法、装置、系统、芯片和存储介质
本专利技术涉及信息
，特别是涉及一种程序加载方法、装置、系统、芯片和存储介质。
技术介绍
数字信号处理是指用数字计算的方法对信号进行处理，采用DSP(DigitalSignalProcessing，数字信号处理)芯片对特定信号的处理，是目前发展最快、应用最广的方法。可以说，用DSP芯片实现数字信号处理，已经变成工程
中的主要实现方法之一。DSP芯片是通过EMIF(ExternalMemoryInterface，外部存储器接口)与外部器件进行数据交互的，将片外的数字信号处理程序加载到芯片内部执行，芯片的硬件连接方式对应程序的不同加载方式。现有的加载方式分以下几种：第一种是DSP芯片直接跳到片外FLASH起始地址处开始执行，所执行的内容是数字信号处理程序。即相当于在FLASH中运行程序，这种方式放弃了在DSP芯片内部运行的高速优势，因此是不可取的；第二种是对第一种方式的改进，即DSP芯片直接跳到片外FLASH起始地址处开始执行，所执行的内容是BootLoader(启动装载)程序，功能是将存储于片外FLASH的数字信号处理程序引导到DSP芯片片内，然后跳转至已加载到片内的程序入口处；第三种是传统意义上的“二次引导”，即DSP芯片每次上电后自动将存储于片外FLASH的固定大小的“引导程序”引导到DSP芯片内并执行，该“引导程序”，即BootLoader程序，功能是将存储于片外FLASH的数字信号处理程序引导到DSP芯片片内，然后跳转到程序入口处，也就是说，要想在DSP芯片内运行数字信号处理程序，需要两次引导。无论选择哪种方式，如果以“默认”的配置来加载程序，那么加载速度将会很慢，远远不能够满足工程应用需求。
技术实现思路
基于此，有必要针对上述的问题，提供一种程序加载方法、装置、系统、芯片和存储介质。在其中一个实施例中，本专利技术提供了一种程序加载方法，所述方法包括如下步骤：芯片上电触发程序加载任务时，将所述芯片的系统时钟频率配置为最高允许值；将所述芯片的外部存储器接口的读写时钟配置为最小允许值；将存储于外部存储器件的所述目标程序加载至所述芯片内部。在其中一个实施例中，本专利技术提供了一种程序加载装置，包括：系统时钟设置模块，用于在芯片上电触发程序加载任务时，将所述芯片的系统时钟频率配置为最高允许值；接口设置模块，用于将所述芯片的外部存储器接口的读写时钟配置为最小允许值；加载模块，用于将存储于外部存储器件的所述目标程序加载至所述芯片内部。在其中一个实施例中，本专利技术还提供一种程序加载系统，包括：数据信号处理芯片，所述数据信号处理芯片设置有程序加载装置，用于执行所述程序加载方法，以设置所述芯片的参数并将目标程序加载至所述芯片内；外部存储部件，用于存储所述目标程序以及对应所述目标程序的搬移程序，以供所述芯片调用和加载。在其中一个实施例中，本专利技术还提供一种数据信号处理芯片，所述数据信号处理芯片设置有程序加载装置，用于执行所述程序加载方法的步骤。在其中一个实施例中，本专利技术还提供一种存储介质，所述存储介质上存储有计算机程序，所述计算机程序被处理器执行时，使得所述处理器执行上述所述程序加载方法的步骤。本专利技术实施例中的程序加载方法、装置、系统、芯片和存储介质，通过改变芯片加载程序的配置来加快程序的加载，极大地缩短了设备在断电重启过程中片外数字信号处理程序加载时间，提高了设备的实时性和有效性。附图说明图1为一个实施例中提供的程序加载方法的应用环境图；图2为一个实施例中提供的程序加载方法的流程图；图3为一个实施例中传统程序加载方法的上电时间图；图4为一个实施例中传统程序加载方法的重启时间图；图5为一个实施例中本专利技术程序加载方法的上电时间图；图6为一个实施例中本专利技术程序加载方法的重启时间图；图7为一个实施例中提供的一部分芯片片内地址的内容与烧写到FLASH的对应地址的内容示意图；图8为一个实施例提供的另一部分芯片片内地址的内容与烧写到FLASH的对应地址的内容示意图；图9为一个实施例中提供的程序加载装置的结构框图；图10为一个实施例中提供的程序加载系统的结构框图。具体实施方式为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。可以理解，本申请所使用的术语“第一”、“第二”等可在本文中用于描述各种元件，但除非特别说明，这些元件不受这些术语限制。这些术语仅用于将第一个元件与另一个元件区分。举例来说，在不脱离本申请的范围的情况下，可以将第一xx单元称为第二xx单元，且类似地，可将第二xx单元称为第一xx单元。图1为一个实施例中提供的程序加载方法的应用环境图，如图1所示，在该应用环境中，包括数据信号处理芯片100、外部存储部件110。数据信号处理芯片100，数据信号处理芯片是一种特别适合于进行数字信号处理运算的微处理器，其主要应用是实时快速地实现各种数字信号处理算法，是通过EMIF(ExternalMemoryInterface，外部存储器接口)与外部器件进行数据交互的，将片外的数字信号处理程序加载到芯片内部执行，芯片的硬件连接方式对应程序的不同加载方式。外部存储部件110，可以是独立的物理服务器或终端，也可以是多个物理服务器构成的服务器集群，可以是提供云服务器、云数据库、云存储和CDN(ContentDeliveryNetwork，内容分发网络)等基础云计算服务的云服务器，其具备程序存储功能。在本专利技术实施例中，数据信号处理芯片100执行的程序加载方法对应的程序也存储与外部存储部件110内部，数据信号处理芯片100先调用执行本专利技术的程序加载方法对应的程序，再进行程序加载。实施例一如图2所示，在一个实施例中，提出了一种程序加载方法，应用于数据信号处理芯片加载片外程序，本实施例主要以该方法应用于上述图1中的数据信号处理芯片100来举例说明，具体可以包括以下步骤：步骤S201，芯片上电触发程序加载任务时，将芯片的系统时钟频率配置为最高允许值。在本专利技术实施例中，以TMS320C6455ZTZ芯片作为数据信号处理芯片100为例进行说明，本专利技术实施例所用的TMS320C6455ZTZ芯片加载模式为BootMode[3:0]＝0100。芯片通过EMIF所接的外部存储部件FLASH起始地址为0xB0000000。本例的引导方式是：芯片将直接在0xB0000000地址，即FLASH的初始地址处执行本专利技术的程序加载方法程序。其中将芯片的系统时钟频率配置为最高允许值的具体方式为：将芯片的锁相环时钟频率配置为最高允许频率，将最高允许频率设置为芯片的系统时钟频率。结合TMS320C6455ZTZ芯片的配置，将本专利技术实施例的程序加载方法对应的程序设置在BootLoader程序包含的子程序中。具体的，主要考虑在BootLoader程序里面通过配置DSP芯片的PLL(Phase-LockedLoop，锁相环)来配置系统时钟频率，Bootloader程序是嵌入式系统在加电后执行的第一段代码，在它完成CPU和相关硬件的初始化之后，再将操作系统映像或固化的嵌入式应用程序装在到内存中然后跳转到操作系统所在的本文档来自技高网...

【技术保护点】
1.一种程序加载方法，应用于数据信号处理芯片加载片外程序，其特征在于，包括如下步骤：芯片上电触发程序加载任务时，将所述芯片的系统时钟频率配置为最高允许值；将所述芯片的外部存储器接口的读写时钟配置为最小允许值；将存储于外部存储器件的所述目标程序加载至所述芯片内部。

【技术特征摘要】
1.一种程序加载方法，应用于数据信号处理芯片加载片外程序，其特征在于，包括如下步骤：芯片上电触发程序加载任务时，将所述芯片的系统时钟频率配置为最高允许值；将所述芯片的外部存储器接口的读写时钟配置为最小允许值；将存储于外部存储器件的所述目标程序加载至所述芯片内部。2.如权利要求1所述的程序加载方法，其特征在于，所述将所述芯片的系统时钟频率配置为最高允许值，具体为：将所述芯片的锁相环时钟频率配置为最高允许频率，将所述最高允许频率设置为所述芯片的系统时钟频率。3.如权利要求1所述的程序加载方法，其特征在于，所述将所述芯片的外部存储器接口的读写时钟配置为最小允许值，具体为：将所述芯片的外部存储器接口的读写时间参数设置为最小允许值，所述读写时间参数至少包括建立时间、选通时间和保持时间。4.如权利要求1所述的程序加载方法，其特征在于，所述将存储于外部存储器件的所述目标程序加载至所述芯片内部，具体包括：调用并执行所述目标程序对应的预设的搬移程序，以将所述目标程序加载到所述芯片内。5.一种程序加载装...

【专利技术属性】
技术研发人员：马卓，江军，杜栓义，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西,61