二维排列双面错嵌式三维探测器及其制备方法、阵列技术

本发明专利技术公开了一种二维排列双面错嵌式三维探测器及其制备方法、阵列，包括上沟槽电极和下沟槽电极，上沟槽电极和下沟槽电极分别刻蚀在中间半导体基体表面；上沟槽电极内嵌有上中央电极，上中央电极和上沟槽电极间填充有上半导体基体；下沟槽电极内嵌有下中央电极，下沟槽电极和下中央电极间填充有下半导体基体；上沟槽电极和下沟槽电极的外宽均为2RX，下沟槽电极位于上沟槽电极下方，两者垂直相距d3，且两者水平方向四分之一部位重叠，上中央电极和下中央电极规格相同。通过吸杂氧化在芯片表面生成二氧化硅层，然后经标记与光刻将探测器图形转移到二氧化硅层上，再进行阴极电极和阳极电极的刻蚀和化学沉积扩散，最后进行损伤修复及封装。

【技术实现步骤摘要】
二维排列双面错嵌式三维探测器及其制备方法、阵列
本专利技术属于光子(包括X光、激光、X射线自由电子激光)或粒子探测
，涉及一种二维排列双面错嵌式三维探测器及其制备方法、阵列。
技术介绍
三维沟槽电极硅探测器是通过在芯片上单面刻蚀出一定深度的沟槽电极与中央电极，若沟槽电极在芯片上贯穿刻蚀形成一个回路，则探测器会掉落于芯片之外。因此采用在芯片上单面刻蚀出一定深度(小于芯片深度)的沟槽电极与中央电极，未被沟槽电极包围的底部为死区，底部死区深度与单面刻蚀的沟槽电极的刻蚀深度之和为芯片总深度。因此，底部死区比例决定于单面刻蚀的沟槽电极的刻蚀深度。在三维沟槽电极硅探测器的单面刻蚀的沟槽电极与中央电极制作时，若想将死区比例降至最小，则需要最新的深刻蚀技术(最高深宽比指标)，在单面刻蚀时将沟槽电极与中央电极的深度做到最大。这对三维沟槽电极硅探测器制造中的深刻蚀技术要求很高。探测器主要用于高能物理、天体物理、航空航天、军事、医学技术等领域。三维沟槽电极探测器，位置分辨率等于电极间距的长度，若想得到高位置分辨率，必须将电极间距做到很小，使得电子学读出路数多，造成电子学复杂，成本高；且将电极间距做到本文档来自技高网...

【技术保护点】
1.二维排列双面错嵌式三维探测器，其特征在于，包括上沟槽电极(2)、下沟槽电极(5)和中间半导体基体(7)，上沟槽电极(2)刻蚀在中间半导体基体(7)上表面，下沟槽电极(5)刻蚀在中间半导体基体(7)下表面；上沟槽电极(2)为长方体结构，其外长为2RX、外宽为2RY，下沟槽电极(5)与上沟槽电极(2)规格相同，下沟槽电极(5)位于上沟槽电极(2)下方，下沟槽电极(5)上表面与上沟槽电极(2)下表面垂直相距d3，且两者在水平方向有四分之一部位重叠；上沟槽电极(2)内嵌有上中央电极(3)，上中央电极(3)和上沟槽电极(2)之间填充有上半导体基体(1)；下沟槽电极(5)内嵌有下中央电极(6)，下沟槽...

【技术特征摘要】
1.二维排列双面错嵌式三维探测器，其特征在于，包括上沟槽电极(2)、下沟槽电极(5)和中间半导体基体(7)，上沟槽电极(2)刻蚀在中间半导体基体(7)上表面，下沟槽电极(5)刻蚀在中间半导体基体(7)下表面；上沟槽电极(2)为长方体结构，其外长为2RX、外宽为2RY，下沟槽电极(5)与上沟槽电极(2)规格相同，下沟槽电极(5)位于上沟槽电极(2)下方，下沟槽电极(5)上表面与上沟槽电极(2)下表面垂直相距d3，且两者在水平方向有四分之一部位重叠；上沟槽电极(2)内嵌有上中央电极(3)，上中央电极(3)和上沟槽电极(2)之间填充有上半导体基体(1)；下沟槽电极(5)内嵌有下中央电极(6)，下沟槽电极(5)和下中央电极(6)之间填充有下半导体基体(4)。2.根据权利要求1所述的二维排列双面错嵌式三维探测器，其特征在于，所述上中央电极(3)和下中央电极(6)规格相同；所述上沟槽电极(2)和下沟槽电极(5)的垂直距离d3满足d3＝r1或d3＝r2，r1为上沟槽电极(2)与上中央电极(3)的电极间距，r2为下沟槽电极(5)与下中央电极(6)的电极间距。3.根据权利要求2所述的二维排列双面错嵌式三维探测器，其特征在于，所述上中央电极(3)位于上沟槽电极(2)中心，所述下中央电极(6)位于下沟槽电极(5)中心；所述RX＝RY。4.根据权利要求3所述的二维排列双面错嵌式三维探测器，其特征在于，所述上中央电极(3)和下中央电极(6)均为n型重...

【专利技术属性】
技术研发人员：李正，张亚，
申请(专利权)人：湘潭大学，
类型：发明
国别省市：湖南,43