基准电压发生器制造技术

一种基准电压发生器可包括：差分放大电路，所述差分放大电路包括联接至电源电压以从所述电源电压接收电压的正输入端子以及与所述差分放大电路的输出端子联接的负输入端子，所述差分放大电路被构造为在复位时段期间基于从所述电源电压接收到的电压来执行复位操作，并且在基准电压产生时段期间对施加到所述正输入端子的第一初始电压与施加到所述负输入端子的第二初始电压之间的差值进行放大；以及第一电压存储电路和第二电压存储电路，所述第一电压存储电路和所述第二电压存储电路分别联接至所述正输入端子和所述负输入端子，并且分别被构造为存储所述第一初始电压和所述第二初始电压。

【技术实现步骤摘要】
基准电压发生器
所公开的技术的示例性实施方式涉及基准电压发生器。
技术介绍
通常，在集成电路的制造期间，由于各种原因而发生工艺变化。工艺变化对电路性能产生负面影响，因此，已经进行了许多努力来减少工艺变化并且使电路如最初设计的那样精确地操作。
技术实现思路
本专利文档中的公开的技术包括提供基准电压发生器的电路或装置及其在电子设备或系统中的应用。所公开的技术的各种实施方式涉及一种基准电压发生器，其能够通过使工艺变化的影响最小化来改进基准电压的精度或使基准电压的精度最大化。在一实施方式中，一种基准电压发生器可包括：差分放大电路，所述差分放大电路包括联接至电源电压以从所述电源电压接收电压的正输入端子以及与所述差分放大电路的输出端子联接的负输入端子，所述差分放大电路被构造为在复位时段期间基于从所述电源电压接收到的电压来执行复位操作，并且在基准电压产生时段期间对施加到所述正输入端子的第一初始电压与施加到所述负输入端子的第二初始电压之间的差值进行放大；以及第一电压存储电路和第二电压存储电路，所述第一电压存储电路和所述第二电压存储电路分别联接至所述正输入端子和所述负输入端子，并且分别被构造为存储所述第一初始电压和所述第二初始电压。该基准电压发生器还可包括：输出电路，所述输出电路联接至所述差分放大电路并且被构造为使从所述差分放大电路输出的输出电压稳定。所述输出电路可包括：开关，所述开关在基准电压稳定时段中接通，以将所述差分放大电路的输出端子与所述输出电路的输出节点联接；以及电容器，所述电容器联接在所述输出节点与地电压之间。该基准电压发生器还可包括：输入电路，所述输入电路联接至电源电压并且在所述复位时段期间联接至所述差分放大电路的所述正输入端子，以将来自所述电源电压的电压施加到所述差分放大电路。所述输入电路可包括：第一电阻器，所述第一电阻器的一个端子联接到所述电源电压；第一开关，所述第一开关在所述复位时段中接通，并且联接在所述第一电阻的另一端子与所述差分放大电路的所述正输入端子之间；第二电阻器，所述第二电阻器的一个端子联接到所述第一电阻器的另一端子；以及第二开关，所述第二开关联接在所述第二电阻器的另一端子与地电压之间。在复位时段期间：所述第一电压存储电路可根据所述差分放大电路的复位操作存储所述第一初始电压，并将所存储的第一初始电压提供给所述差分放大电路的正输入端子，并且所述第二电压存储电路根据所述差分放大电路的复位操作存储所述第二初始电压，并将所存储的第二初始电压提供给所述差分放大电路的负输入端子。在所述基准电压产生时段期间，所述差分放大电路还可将被施加到所述差分放大电路的所述输出端子的输出电压作为基准电压输出。所述差分放大电路可包括：差分放大器，所述差分放大器对施加到所述正输入端子的第一初始电压与施加到所述负输入端子的第二初始电压之间的差值进行放大；第一开关，所述第一开关在所述复位时段期间接通，以将所述差分放大电路的输出端子联接到所述差分放大电路的负输入端子；以及第二开关，所述第二开关在所述基准电压产生时段期间接通，以将所述差分放大电路的输出端子联接到所述第一电压存储电路和所述第二电压存储电路。所述第一电压存储电路可在所述复位时段中存储所述第一初始电压，并且在所述基准电压产生时段中将所存储的第一初始电压提供给所述差分放大电路的正输入端子。所述第一电压存储电路可包括：电容器，所述电容器联接在所述差分放大电路的正输入端子与第一节点之间，所述第一节点位于所述正输入端子与地电压之间；以及开关，所述开关在所述复位时段中接通，以将所述第一节点联接到地电压。所述第一电压存储电路可包括：电阻器，所述电阻器联接在所述差分放大电路的输出端子与所述第一节点之间；以及PNP晶体管，所述PNP晶体管的发射极端子联接到所述第一节点，并且其基极端子和集电极端子联接到地电压。所述第一电压存储电路可包括：电阻器，所述电阻器联接在所述差分放大电路的输出端子与所述第一节点之间；以及PMOS晶体管，PMOS晶体管的源极端子联接到所述第一节点，并且其栅极端子和漏极端子联接到地电压。所述第二电压存储电路可在所述复位时段中存储所述第二初始电压，并且在所述基准电压产生时段中将所存储的第二初始电压提供给所述差分放大电路的负输入端子。所述第二电压存储电路可包括：电容器，所述电容器联接在所述差分放大电路的负输入端子与第二节点之间，所述第二节点位于所述负输入端子与地电压之间；以及开关，所述开关在所述复位时段中接通，以将所述第二节点联接到地电压。所述第二电压存储电路可包括：第一电阻器，所述第一电阻器联接在所述差分放大电路的输出端子与所述第二节点之间；第二电阻器，所述第二电阻器联接在所述第二节点与PNP晶体管的发射极端子之间；以及PNP晶体管，所述PNP晶体管的发射极端子联接到所述第二电阻器，并且其基极端子和集电极端子联接到地电压。所述第二电压存储电路可包括：第一电阻器，所述第一电阻器联接在所述差分放大电路的输出端子与所述第二节点之间；第二电阻器，所述第二电阻器联接在所述第二节点与PMOS晶体管的源极端子之间；以及PMOS晶体管，所述PMOS晶体管的源极端子联接到所述第二节点，并且其栅极端子和漏极端子联接到地电压。可由工艺失配引起差分放大器偏移。所述复位时段和所述基准电压产生时段可周期性地重复。在一实施方式中，一种基准电压发生器可包括：差分放大器，所述差分放大器被构造为对施加到该差分放大器的正输入端子的电压与施加到该差分放大器的负输入端子的电压之间的差值进行差分放大；第一开关，所述第一开关在复位时段中接通，并且联接在所述差分放大器的输出端子和所述差分放大器的负输入端子之间；第二开关，所述第二开关在所述基准电压产生时段中接通，并且所述第二开关的一个端子联接到所述差分放大器的输出端子；第一电阻器，所述第一电阻器联接在所述第二开关的另一端子与第一节点之间；第一PNP晶体管，所述第一PNP晶体管的发射极端子联接到所述第一节点，并且其基极端子和集电极端子联接到地电压；第一电容器，所述第一电容器联接在所述差分放大器的正输入端子与所述第一节点之间，并且适于存储施加到所述差分放大器的正输入端子的包含差分放大器偏移的初始电压，并且将所存储的电压施加到所述差分放大器的正输入端子；第三开关，所述第三开关在所述复位时段中接通，并且联接在所述第一节点与地电压之间；第二电阻器，所述第二电阻器联接在所述第二开关的另一端子与第二节点之间；第三电阻器，所述第三电阻器的一个端子联接到所述第二节点；第二PNP晶体管，所述第二PNP晶体管的发射极端子联接到所述第三电阻器的另一端子，并且其基极端子和集电极端子联接到地电压；第二电容器，所述第二电容器联接在所述差分放大器的负输入端子与所述第二节点之间，并且适于存储施加到所述差分放大器的负输入端子的包含差分放大器偏移的初始电压，并将所存储的电压施加到所述差分放大器的负输入端子；以及第四开关，所述第四开关在所述复位时段中接通，并且联接在所述第二节点与地电压之间。该基准电压发生器还可包括：输入电路，所述输入电路联接到所述正输入端子，以将电源电压施加到所述差分放大器的正输入端子；以及输出电路，所述输出电路联接到所述输出端子，以使通过所述第二开关从所述差分放大器输出的基准本文档来自技高网...

【技术保护点】
1.一种基准电压发生器，该基准电压发生器包括：差分放大电路，所述差分放大电路包括联接至电源电压以从所述电源电压接收电压的正输入端子以及与所述差分放大电路的输出端子联接的负输入端子，所述差分放大电路被构造为在复位时段期间基于从所述电源电压接收到的所述电压来执行复位操作并且在基准电压产生时段期间对施加到所述正输入端子的第一初始电压与施加到所述负输入端子的第二初始电压之间的差值进行放大；以及第一电压存储电路和第二电压存储电路，所述第一电压存储电路和所述第二电压存储电路分别联接至所述正输入端子和所述负输入端子，并且分别被构造为存储所述第一初始电压和所述第二初始电压。

【技术特征摘要】
2017.12.15 KR 10-2017-01730351.一种基准电压发生器，该基准电压发生器包括：差分放大电路，所述差分放大电路包括联接至电源电压以从所述电源电压接收电压的正输入端子以及与所述差分放大电路的输出端子联接的负输入端子，所述差分放大电路被构造为在复位时段期间基于从所述电源电压接收到的所述电压来执行复位操作并且在基准电压产生时段期间对施加到所述正输入端子的第一初始电压与施加到所述负输入端子的第二初始电压之间的差值进行放大；以及第一电压存储电路和第二电压存储电路，所述第一电压存储电路和所述第二电压存储电路分别联接至所述正输入端子和所述负输入端子，并且分别被构造为存储所述第一初始电压和所述第二初始电压。2.根据权利要求1所述的基准电压发生器，该基准电压发生器还包括输出电路，所述输出电路联接至所述差分放大电路并且被构造为使从所述差分放大电路输出的输出电压稳定。3.根据权利要求2所述的基准电压发生器，其中，所述输出电路包括：开关，所述开关在基准电压稳定时段中接通以将所述差分放大电路的所述输出端子与所述输出电路的输出节点联接；以及电容器，所述电容器联接在所述输出节点与地电压之间。4.根据权利要求1所述的基准电压发生器，该基准电压发生器还包括输入电路，所述输入电路联接至所述电源电压并且在所述复位时段期间联接至所述差分放大电路的所述正输入端子，以将来自所述电源电压的所述电压施加到所述差分放大电路。5.根据权利要求4所述的基准电压发生器，其中，所述输入电路包括：第一电阻器，所述第一电阻器具有联接到所述电源电压的一个端子；第一开关，所述第一开关在所述复位时段中接通，并且联接在所述第一电阻的另一端子与所述差分放大电路的所述正输入端子之间；第二电阻器，所述第二电阻器具有联接到所述第一电阻器的另一端子的一个端子；以及第二开关，所述第二开关联接在所述第二电阻器的另一端子与地电压之间。6.根据权利要求1所述的基准电压发生器，其中，在所述复位时段期间：所述第一电压存储电路根据所述差分放大电路的所述复位操作存储所述第一初始电压，并将所存储的第一初始电压提供给所述差分放大电路的所述正输入端子，并且所述第二电压存储电路根据所述差分放大电路的所述复位操作存储所述第二初始电压，并将所存储的第二初始电压提供给所述差分放大电路的所述负输入端子。7.根据权利要求1所述的基准电压发生器，其中，在所述基准电压产生时段期间，所述差分放大电路还将被施加到所述差分放大电路的所述输出端子的输出电压作为基准电压输出。8.根据权利要求1所述的基准电压发生器，其中，所述差分放大电路包括：差分放大器，所述差分放大器对施加到所述正输入端子的所述第一初始电压与施加到所述负输入端子的所述第二初始电压之间的差值进行放大；第一开关，所述第一开关在所述复位时段期间接通以将所述差分放大电路的所述输出端子联接到所述差分放大电路的所述负输入端子；以及第二开关，所述第二开关在所述基准电压产生时段期间接通以将所述差分放大电路的所述输出端子联接到所述第一电压存储电路和所述第二电压存储电路。9.根据权利要求1所述的基准电压发生器，其中，所述第一电压存储电路在所述复位时段中存储所述第一初始电压，并且在所述基准电压产生时段中将所存储的第一初始电压提供给所述差分放大电路的所述正输入端子。10.根据权利要求1所述的基准电压发生器，其中，所述第一电压存储电路包括：电容器，所述电容器联接在所述差分放大电路的所述正输入端子与第一节点之间，所述第一节点位于所述正输入端子与地电压之间；以及开关，所述开关在所述复位时段中接通以将所述第一节点联接到所述地电压。11.根据权利要求10所述的基准电压发生器，其中，所述第一电压存储电路还包括：电阻器，所述电阻器联接在所述差分放大电路的所述输出端子与所述第一节点之间；以及PNP晶体管，所述PNP晶体管具有联接到所述第一节点的发射极端子以及联接到所述地电压的基极端子和集电极端子。12.根据权利要求10所述的基准电压发生器，其中，所述第一电压存储电路还包括：电阻器，所述电阻器联接在所述差分放大电路的所述输出端子与所述第一节点之间；以及PMOS晶体管，所述PMOS晶体管具有联接到所述第一节点的源极端子以及联接到...

【专利技术属性】
技术研发人员：金泰逵，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR