一种消除自偏置带隙基准简并亚稳态的钳位反馈启动电路制造技术

本发明专利技术属于模拟集成电路技术领域,一种消除自偏置带隙基准简并亚稳态的钳位反馈启动电路，在带隙基准启动电路的下拉管支路串接钳位反馈电路，芯片上电时，起始电路处于第一简并态，下拉管栅极电压随电源电压升高，同时钳位反馈电路检测到放大器正输入端Va是低电位而导通，下拉管下拉自偏置电流镜PMOS栅极电压Vgp使Va上升，钳位反馈电路逐步弱化下拉管的下拉能力以阻止Vgp电压的迅速下降，电流镜栅源电压在受到钳位反馈电路负反馈的作用下，逐步进入正常工作状态，避免自偏置带隙基准电路进入第三简并态，从而大大增强电路的鲁棒性。本发明专利技术电路结构简单，不消耗额外电流，适用于高精度低功耗要求的温度传感器和带隙基准电路的设计。

【技术实现步骤摘要】
一种消除自偏置带隙基准简并亚稳态的钳位反馈启动电路
本专利技术属于模拟集成电路
，具体涉及一种消除自偏置带隙基准简并亚稳态的钳位反馈启动电路。
技术介绍
基准电路广泛的应用于模拟电路设计中，它为芯片内部提供一个与电源和工艺参数关系很小，与温度关系确定的稳定的参考电压。CMOS技术中基准电压的产生主要采用公认的“带隙”技术，常用的包括自偏置恒定Gm和带运放的电路结构，如图1、图2所示。带隙基准技术一个很重要的问题是“简并”偏置点的存在，如图1所示，当电源上电时，所有晶体管传输电流均为零，环路可以稳定在这种“关断”的零状态；当有电流流过时，支路工作电流由器件参数和温度决定，电源电压工作范围内，电流值大小与电源电压值关系较弱，电路处于“正常”工作状态。这样，电路可以稳定在两种不同的状态，称之为“简并态”，对电路设计来说，这个问题被称作“带隙基准的启动问题”。实际上在复杂的电路设计中，可能存在一个或者多个简并点，需要设计者在电路设计中仔细模拟和分析。射频识别(RadioFrequencyIdentification，RFID)技术是一种非接触式的自动识别技术，广泛应用于仓库管理、身份识别、交通运输、食品医疗、动物管理等多种领域。无源式被动射频识别标签系统的能量来自读写器发射的射频能量，无须内置电源，它需要系统设计工作在超低功耗状态，如几微安级别的电流，甚至更小，这导致分配到基准电路的电流更小，加大了电路设计上的难度。在带隙基准电路启动电路的设计上，提出了更为苛刻的要求：其一，由于系统是被动工作模式，其工作电能来源于无线电磁感应，所以启动电路处于自启动模式；其二，启动电路的电流不能太大。此外，带隙基准电路基本原理可应用于传感器的电路设计中，如基于三极管pn结温度特性的低功耗温度传感器，其温度测量范围约-40℃至120℃，要在整个温度范围内，考虑工艺参数变化，精简电路结构的情况下，保证启动电路都能正常工作，这是一大挑战。如图3所示，为现有技术中一种常用的带隙基准启动电路，左侧虚线方框内为启动电路，它包括由PM4、PM5构成的限流电阻单元，由PM6、NM3构成的反相器检测电路，以及启动下拉单元NM4。启动原理为：当电路VDD由零上升时，由于电容耦合，Vgp结点随电压上升，电路存在一种稳态，即PM1、PM2、PM3，NM1、NM2均处于关闭状态，电流为“零”，Vgn结点电压不足以使得NM1打开，由于没有电流流过，Vref输出为低电平。启动电路的Vsense结点连接至基准电路输出Vref，当检测到Vref为零时，启动电路反相器Start结点输出电压随电源上升而上升，其电压值约为VDD-|Vthp|，其中|Vthp|代表PMOS阈值电压的绝对值。当Start结点电压达到一定值时，启动下拉单元NM4导通，使得Vgp电压开始下降，PM1、PM2、PM3开始导通，电流开始流过NM1、NM2，电路脱离“零状态”。由于有电流流过R1和Q3，基准输出电压Vref上升，启动电路的反相器单元Vsense检测到该电压，将会下拉Start结点电压，使得NM4关断，开始进入由Q1、Q2、Rb、NM1、NM2器件物理参数决定的一种稳态，即正常工作状态。学术上大量资料已经证明，由于不匹配和环路增益不够等原因，图3所示恒定Gm偏置结构的基准电路，基准电压的精度不高，电路产生的与温度成正比(ProportionalToAbsoluteTemperature，PTAT)的基准电流非线性失真严重，由PTAT基准电流生成的PTAT电压信号，很难满足高精度信号采集系统，如高精度温度传感器的应用。带隙基准电路可产生PTAT基准电流和恒定温度系数的基准电流，在一些对PTAT电流温度线性度要求高的系统中，通常会采用环路放大器提高环路增益和电源抑制，甚至用到斩波运算放大器将电路低频噪声转移到高频段，提升系统低频信号的信噪比，图4所示，是一种带运放结构自偏置的带隙基准电路。与现有技术一不同的是，图4所示带隙基准电路含有自偏置的运放放大器。基准电路的启动电路的原理与现有技术一的原理是相同的，在多数应用情况下，电路能够完成自启动，在环路运算放大器的作用下，提高了电路精度和电源抑制比。但是，与现有技术一另一个重要的不同点是，该结构存在三个简并点，即有三个稳定状态：其一，“零”状态，即电路偏置单元支路电流为零；其二，稳定状态，即电路正常工作的状态，在运算放大器正常工作时，Va＝Vb，电路偏置电流值为I＝VT*ln(n)/Rb；其三，启动电路启动后，Vgp被下拉至很低，PM4自偏置电流Ibias作为运算放大器OPA的偏置电流，超出了运放偏置的范围，导致运放不能正常工作，图中Va和Vb电压不相等，而流过Q1和Q2的电流是相等的，该电流值大于正常稳定态的偏置电流，且是一个不能确定的值，它与OPA的参数设计，三极管Q1和Q2的参数设计，电阻Rb的值，以及PMOS尺寸设计有密切的关系。导致第三个简并点存在的主要原因是OPA不是理想的运算放大器，运算放大器的偏置电流由自偏置单元PM4提供，由于电路启动后，Vgp结点电压被NM2迅速下拉，PM4的电流远远超出了OPA偏置电流设计的范围而导致运放不能正常工作，基准电路的纠错环路机制被破坏，电路达到了第三个物理上的稳定状态，而不能通过自身恢复，特别是在一些极端的条件下，例如，低温快速上电时，电路有很大的几率进入第三“简并状态”。上述第三“简并状态”的形成过程是：芯片上电时，起始电路状态处于第一简并态，即图4中所有PMOS电流偏置为零，三极管Q1的发射极电压不足以使N型MOS管NM1发生状态切换，下拉管NM2栅极电压Vstart随电源电压升高，当电源电压VDD上升到一定程度时，Vstart高于NM2的阈值电压，使得NM2导通，在传统的启动电路中，自偏置PMOS电流镜栅极电压Vgp被下拉管NM2下拉，PMOS电流镜开始导通，由于NM2的下拉很强，PMOS电流镜偏置电流迅速增大，由于环路放大器OPA的偏置电流由自偏置电流单元的PM4提供，存在很大的可能使得PM4偏置电流远远超出OPA的工作范围，在低温情况下，电路元器件工作在一个慢速的过程中，OPA不能马上建立正常的工作点，导致环路不稳定，OPA的输入端电压Va和Vb不相等的情况出现，并且系统稳定，由此即形成了第三个简并点。综上所示，带运算放大器的自偏置结构的带隙基准电路，传统的启动电路一般只能消除一个简并态，而实际电路可能存在除正常工作态的两个或多个简并态，因此需要改进电路，使得在整个温度范围内，考虑工艺角偏差，系统上电快慢的情况下，保证电路正常启动。
技术实现思路
本申请针对带运算放大器的自偏置带隙基准电路存在三个简并态的问题，专利技术了一种消除自偏置带隙基准简并亚稳态的钳位反馈启动电路，该电路技术是通过在传统启动电路下拉NMOS的支路增加钳位反馈电路，抑制带运算放大器的自偏置带隙基准电路进入第三个简并亚稳态，增强了电路的鲁棒性，使基准电路能够在各种情况下正常的启动。为解决上述问题，本专利技术提供一种消除自偏置带隙基准简并亚稳态的钳位反馈启动电路，包括启动电路，自偏置电流单元，自偏置单元电路和输出电路；所述启动电路用于向所述自偏置电流单元和自偏置单元电路提供启动电压，并在自偏置电流单元和自偏置本文档来自技高网...

【技术保护点】
1.一种消除自偏置带隙基准简并亚稳态的钳位反馈启动电路，其特征在于：包括启动电路，自偏置电流单元，自偏置单元电路和输出电路；所述启动电路用于向所述自偏置电流单元和自偏置单元电路提供启动电压，并在自偏置电流单元和自偏置单元电路启动后关闭，所述启动电路包括限流单元、启动电压检测电路、钳位反馈电路以及下拉管(NM1)，所述限流单元与启动电压检测电路串联连接于电源与地之间，下拉管(NM1)栅极连接至所述限流单元的输出端，源极接地，漏极通过所述钳位反馈电路连接至自偏置电流镜PMOS的栅极Vgp，所述钳位反馈电路的检测输入端Vsense2连接至运算放大器OPA的正输入端Va，用于对偏置结点Va电压进行检测，当检测到该结点电压为低电位时，所述钳位反馈电路导通，下拉管(NM1)下拉自偏置电流镜PMOS栅极电压Vgp，使得Va上升，钳位反馈电路检测到Va上升后，逐步弱化下拉管(NM1)的下拉能力，用来阻止Vgp电压的迅速下降，这种负反馈作用使得Vgp电压不会迅速被下拉至一个很低的电平，自偏置的PMOS电流镜的栅源电压Vgs不会因为启动过程中NM1的强力下拉而剧烈的变化，而是在受到了钳位反馈电路的负反馈作用下，逐步进入正常工作状态，从而避免自偏置带隙基准电路进入第三简并态，保障了输出电路输出的带隙基准电压的精确度。...

【技术特征摘要】
1.一种消除自偏置带隙基准简并亚稳态的钳位反馈启动电路，其特征在于：包括启动电路，自偏置电流单元，自偏置单元电路和输出电路；所述启动电路用于向所述自偏置电流单元和自偏置单元电路提供启动电压，并在自偏置电流单元和自偏置单元电路启动后关闭，所述启动电路包括限流单元、启动电压检测电路、钳位反馈电路以及下拉管(NM1)，所述限流单元与启动电压检测电路串联连接于电源与地之间，下拉管(NM1)栅极连接至所述限流单元的输出端，源极接地，漏极通过所述钳位反馈电路连接至自偏置电流镜PMOS的栅极Vgp，所述钳位反馈电路的检测输入端Vsense2连接至运算放大器OPA的正输入端Va，用于对偏置结点Va电压进行检测，当检测到该结点电压为低电位时，所述钳位反馈电路导通，下拉管(NM1)下拉自偏置电流镜PMOS栅极电压Vgp，使得Va上升，钳位反馈电路检测到Va上升后，逐步弱化下拉管(NM1)的下拉能力，用来阻止Vgp电压的迅速下降，这种负反馈作用使得Vgp电压不会迅速被下拉至一个很低的电平，自偏置的PMOS电流镜的栅源电压Vgs不会因为启动过程中NM1的强力下拉而剧烈的变化，而是在受到了钳位反馈电路的负反馈作用下，逐步进入正常工作状态，从而避免自偏置带隙基准电路进入第三简并态，保障了输出电路输出的带隙基准电压的精确度。2.如权利要求1所述的消除自偏置带隙基准简并亚稳态的钳位反馈启动电路，其特征在于：所述钳位反馈电路为第十PMOS管(PM10)，所述第十PMOS管(PM10)源极连接至自偏置电流镜PMOS的栅极Vgp，漏极连接至下拉管(NM1)的漏极，栅极连接至运算放大器OPA的正输入端Va，用于检测偏置结点Va的电压，作为所述钳位反馈电路的检测输入信号Vsense2，从而控制PM10导通或关断。3.如权利要求1所述的消除自偏置带隙基准简并亚稳态的钳位反馈启动电路，其特征在于：所述钳位反馈电路为并联连接的第十PMOS管(PM10)和第十一PMOS管(PM11)，所述第十PMOS管(PM10)的源极与第十一PMOS管(PM11)的源极相连，并连接至自偏置电流镜PMOS的栅极Vgp，...

【专利技术属性】
技术研发人员：张千文，吴边，
申请(专利权)人：卓捷创芯科技深圳有限公司，
类型：发明
国别省市：广东,44