一种带斩波稳定的ΣΔ型和SAR型混合型ADC制造技术

本发明专利技术涉及CMOS集成电路设计领域，具体涉及一种带斩波稳定的ΣΔ型和SAR型混合型ADC。由ΣΔADC、SAR ADC、MSB/LSB组合逻辑组成；采用两级量化方式，由ΣΔADC对输入信号进行粗量化，产生的数字信号作为模数转换的高位MSB，ΣΔADC积分器模拟输出作为SAR ADC的输入，SAR ADC进行细量化，产生的数字信号作为模数转换的低位LSB。SAR ADC由N‑bit DAC、比较器部和逐次逼近寄存器部组成；N‑bit DAC部分具有乘2功能，采样输入信号时由两个相等的电容进行采样，位转换时只由一个电容完成。本发明专利技术有效地消除失调和低频噪声，获得极低的误差和漂移；并在传统的采样基础上，增加了对输入信号的采样控制开关，使得转换完成后积分器的输出范围满足后续SAR ADC输入范围的要求，适用于混合型ADC电路中。

A Hybrid Sigma-Delta and SAR ADC with Chopper Stability

The invention relates to the field of CMOS integrated circuit design, in particular to a mixed type ADC with chopper stability_and SAR. It consists of _ADC, SAR ADC and MSB/LSB combinational logic. It adopts two-stage quantization method, which is roughly quantized by _ADC. The generated digital signal is used as the high-bit MSB of analog-to-digital conversion, and the analog output of _ADC integrator is used as the input of SAR ADC. SAR ADC performs fine quantization, and the generated digital signal is used as the low-bit LSB of analog-to-digital conversion. SAR ADC consists of N_bit DAC, comparator and successive approximation register. N_bit DAC has the function of multiplying 2. When sampling input signal, it is sampled by two equal capacitors, and only one capacitor is used for bit conversion. The invention effectively eliminates misalignment and low frequency noise, obtains extremely low error and drift, and adds a sampling control switch to the input signal on the basis of traditional sampling, so that the output range of the integrator after conversion meets the requirements of the input range of the subsequent SAR ADC, and is suitable for the hybrid ADC circuit.

【技术实现步骤摘要】
一种带斩波稳定的ΣΔ型和SAR型混合型ADC
本专利技术涉及CMOS集成电路设计领域，具体涉及一种带斩波稳定的ΣΔ型和SAR型混合型ADC。
技术介绍
随着科学技术的飞速发展，数字信号处理技术越来越广泛的应用在各种科学和日常生活领域。数字系统处理的信号为数字信号，然而自然界中的信号，如温度、压力、速度、声音等这些在工业检测控制和生活中经常见到用到的物理量都是连续变化的模拟信号。为了使数字系统能够对这些的模拟信号进行处理，就需要实现模拟和数字之间的相互转换，模数转换器(ADC)成为模拟系统与数字系统连接的关键部件。由于不同系统对于ADC的精度、采样率、功耗、噪声等要求不尽相同，因此专利技术出了各种拓扑结构的ADC类型，如Flash型、Floding型、Pipeline型、Subraning型、Time-Interleaved型、Cyclic型、ΣΔ型和SAR型。其中，逐次逼近型(SAR)ADC因其简单的结构和极低的功耗而被广泛的应用在便携式仪器电池的供电表盘、数字信号采集发射装置和病人监视设备等领域。但由于工艺条件的限制，如系统误差、噪声、电容值失配等的影响下，SAR型ADC的有效精度很难做到12位及以上。为了提高SAR型ADC的精度，必须引入较复杂的数字校准算法；Sigma-delta型(ΣΔ)ADC是利用过采样和噪声整形技术，以速度换取精度方式达到很高的模数转换精度，被广泛应用在音频系统、工业测量、通信和多媒体等领域。但当精度要求很高时，ΣΔ型ADC需通过增加过采率、积分器级数等方式，对运算放大器、开关、反馈DAC、数字滤波器等模块提出更高要求，导致功耗增加和设计稳定变差。目前，结合了ΣΔ型ADC和SAR型ADC各自优点的新型混合型ADC得到越来越多的关注。这种混合型ADC主要有三种结构：1、利用低精度SAR型ADC作为ΣΔ型ADC的量化器，这样节省了原有ΣΔ型ADC的比较器部分和作为模拟求和的运算放大器。但该结构与传统多位量化ΣΔ型ADC具有相同的缺点，即系统线性度较差；2、采用两级量化方式，第一级为SAR型ADC进行粗量化，第二级为ΣΔ型ADC进行精细量化，SAR型ADC的输出同时用作调整ΣΔ型ADC参考电压范围，该拓扑结构中整体转换精度不依赖于精细量化精度，因此放宽了对ΣΔ型ADC的要求；3、采用两级量化方式，第一级为ΣΔ型ADC，第二级为SAR型ADC，首先由ΣΔ型ADC对输入信号进行粗量化，所产生的数字信号作为模数转换的高位，ΣΔ型ADC积分器的模拟输出作为SAR型ADC的输入，并由SAR型ADC进行第二步的细量化，所产生的数字信号作为模数转换的低位。在现有文献中，如专利HybirdDelta-Sigma/SARAnalogtoDigitalConverterandMethodsforUsingSuch,US2008/0258951A1中，采用SAR型ADC和ΣΔ型ADC公用积分器、比较器的方式，但这种方法需要在多相时钟下不断改变采样信号、电容比例、基准电压等，工作时钟十分复杂，且容易因漏电而导致的精度降低。
技术实现思路
本专利技术提供了一种带斩波稳定的ΣΔ型和SAR型混合型ADC，以改善现有混合型ADC性能缺陷，使其具有失配电压小、功耗低、转换速率高等优点。本专利技术的目的是这样实现的：一种带斩波稳定的ΣΔ型和SAR型混合型ADC，包括：ΣΔ型ADC101、SAR型ADC102以及MSB/LSB组合逻辑103；技术说明：ΣΔ型ADC101，由积分器部401、比较器部一402、计数器部403组成；其中，积分器部401的输出连接至比较器部一402的差分输入端；比较器部一402输出的正端连接至计数器部403，比较器部一402的差分输出作为积分器部401参考电压采样部分开关的控制信号；计数器部403的输出一方面作为ΣΔ型ADC的数字输出信号，另一方面作为混合型ADC的MSB部分；SAR型ADC102，由N-bitDAC部一201-1、N-bitDAC部二201-2、比较器部二202和逐次逼近寄存器部203组成；其中，N-bitDAC部一201-1为数模转换器正端，其输入为正输入信号VIN+、参考电压VREF+和VREF-，其输出连接在比较器部二202的正端；N-bitDAC部二201-2为数模转换器负端，其输入为负输入信号VIN-、参考电压VREF+和VREF-，其输出连接在比较器部二202的负端；比较器部二202的输出连接在逐次逼近寄存器部203输入端；逐次逼近寄存器部203的输出一方面作为SAR型ADC的数字输出信号，另一方面连接在两个N-bitDAC部控制每次位转换；N-bitDAC部一201-1和N-bitDAC部二201-2的部分具有乘2功能，一方面，采样输入信号时由两个相等的电容进行采样，另一方面，位转换时只由一个电容来完成；其中，具有乘2功能的单端结构1-bitDAC由二输入与非门301、302，反相器303、304、305、开关306、307、308、309、310、311、312，电容313、314组成；正常工作时，电容313、314取值相同且电容313、314上的电荷均为C(VCM-VIN+)；位转换时，电容313两端均接共模电平VCM，使电荷转移到电容314上，实现对2VIN进行的转换。输入信号Vin作为混合型ADC的输入接入ΣΔ型ADC101的输入端，ΣΔ型ADC101具有两个输出，分别为积分器的模拟输出和计数器的数字输出；其中，积分器的模拟输出连接在SAR型ADC102的输入端作为SAR型ADC的模拟输入信号，计数器的数字输出作为混合型ADC输出的MSB部分连接在MSB/LSB组合逻辑103的输入端，SAR型ADC102的输出作为混合型ADC输出的LSB部分连接在MSB/LSB组合逻辑103的输入端；MSB/LSB组合逻辑103将MSL和LSB连接在一起，构成混合型ADC的最终数字输出。本专利技术的有益效果在于：1.本专利技术采用带斩波稳定的ΣΔ型ADC结构，对内部的整个模拟信号通路进行斩波，有效地消除失调和低频噪声，获得极低的误差和漂移；2.在传统的采样基础上，增加了对输入信号的采样控制开关，并在传统的双相不交叠时钟clk1和clk2基础上，增加两相不交叠时钟sel_in和sel_vcm。在完成一次模数转换过程中对参考电压的积分次数比输入信号的积分次数多一次，使得转换完成后积分器的输出范围满足后续SAR型ADC输入范围的要求；3.本专利技术在具体工作时，对于电容313处于位转换期间另一端的电压并不要求一定为共模电平VCM，由于差分电路的作用，只要上下两端均接相同的电压即可；4.本专利技术的混合型ADC输入信号有1LSB变化时，SAR型ADC精细量化数字输出有一个码值的变化；5.本专利技术的混合型ADC具有失配电压小、功耗低、转换速率高的优点。附图说明图1为一种带斩波稳定的ΣΔ型和SAR型混合型ADC的结构图；图2(a)为本专利技术中SAR型ADC的结构示意图；图2(b)为本专利技术中SAR型ADC的工作时序示意图；图3为本专利技术中具有乘2功能的单端结构1-bitDAC的电路示意图；图4为本专利技术中带斩波稳定的1阶ΣΔ型ADC的结构示意图；具体实施方式下面结合附图对本专利技术做进一步描述：图1为一种带斩波稳定本文档来自技高网...

【技术保护点】
1.一种带斩波稳定的ΣΔ型和SAR型混合型ADC，其特征在于，包括：ΣΔ型ADC(101)、SAR型ADC(102)以及MSB/LSB组合逻辑(103)。

【技术特征摘要】
1.一种带斩波稳定的ΣΔ型和SAR型混合型ADC，其特征在于，包括：ΣΔ型ADC(101)、SAR型ADC(102)以及MSB/LSB组合逻辑(103)。2.根据权利要求1所述的一种带斩波稳定的ΣΔ型和SAR型混合型ADC，其特征在于，所述的ΣΔ型ADC(101)，由积分器部(401)、比较器部一(402)、计数器部(403)组成；其中，积分器部(401)的输出连接至比较器部一(402)的差分输入端；比较器部一(402)输出的正端连接至计数器部(403)，比较器部一(402)的差分输出作为积分器部(401)参考电压采样部分开关的控制信号；计数器部(403)的输出一方面作为ΣΔ型ADC的数字输出信号，另一方面作为混合型ADC的MSB部分。3.根据权利要求1所述的一种带斩波稳定的ΣΔ型和SAR型混合型ADC，其特征在于，所述的SAR型ADC(102)，由N-bitDAC部一(201-1)、N-bitDAC部二(201-2)、比较器部二(202)和逐次逼近寄存器部(203)组成；其中，N-bitDAC部一(201-1)为数模转换器正端，其输入为正输入信号VIN+、参考电压VREF+和VREF-，其输出连接在比较器部二(202)的正端；N-bitDAC部二(201-2)为数模转换器负端，其输入为负输入信号VIN-、参考电压VREF+和VREF-，其输出连接在比较器部二(202)的负端；比较器部二(202)的输出连接在逐次逼近寄存器部(203)输入端；逐次逼近寄存器部(203)的输出一方面作为SAR型ADC的数字输出信号，另一方面连接在两个N-bitDAC部控制每次位转换。4.根据权利要求3所述的一种带斩波稳定的ΣΔ型和SAR...

【专利技术属性】
技术研发人员：刘云涛，杨璐，郭书宏，
申请(专利权)人：哈尔滨工程大学，
类型：发明
国别省市：黑龙江,23