一种基于FPGA和eMMC阵列的高速数据存储与传输系统技术方案

本发明专利技术公开了一种基于FPGA和eMMC阵列的高速数据存储与传输系统，该系统包括了四路光纤传输模块、eMMC阵列传输模块、USB3.0模块、电源模块、时钟模块和双口RAM模块；四路光纤传输模块用于接收光信号并转换为高速串行电信号，通过高速串行接口将高速串行电信号转换为并行数据，并缓存至双端口RAM中；eMMC阵列传输模块用于将双端口RAM中缓存的数据存储至eMMC阵列当中；USB3.0模块用于将eMMC阵列中存储的数据传输至PC机或者其它板卡中；电源模块用于为采集与存储系统供电；时钟模块用于向光纤传输模块、双口RAM模块、eMMC阵列传输模块提供工作时钟。本发明专利技术的数据采集与存储系统具有大容量、高速度、小尺寸的特点，实现数据的实时传输和存储。

A High Speed Data Storage and Transmission System Based on FPGA and eMMC Array

The invention discloses a high-speed data storage and transmission system based on FPGA and eMMC array, which includes four-way optical fiber transmission module, eMMC array transmission module, USB3.0 module, power supply module, clock module and dual-port RAM module; four-way optical fiber transmission module is used to receive optical signals and convert them into high-speed serial electrical signals. High-speed serial electrical signals are converted into parallel data through high-speed serial interface and cached into dual-port RAM; eMMC array transmission module is used to store cached data in dual-port RAM into eMMC array; USB 3.0 module is used to transfer data stored in eMMC array to PC or other board; power module is used to store cached data in dual-port RAM into eMMC array; The clock module is used to supply the working clock to the optical fiber transmission module, dual-port RAM module and eMMC array transmission module. The data acquisition and storage system of the invention has the characteristics of large capacity, high speed and small size, and realizes real-time data transmission and storage.

【技术实现步骤摘要】
一种基于FPGA和eMMC阵列的高速数据存储与传输系统
本专利技术涉及通信领域，适用于高速大带宽、大容量的数据存储与传输系统。
技术介绍
目前，数据存储系统的使用越来越广泛，它在科研、医疗、工业等行业中已经成为不可替代的设备。需要我们研制一套适合这样需要的高速大带宽大容量的存储设备，为了事后能导出存储设备中的数据又需要该设备具有高速的数据传输能力。在雷达领域中，传统的数据存储系统的主要介质为NandFlash，在开发基于NandFlash芯片的存储设备时需要耗费过多的经理及资源在坏块管理、损耗均衡以及误码率的问题。eMMC（embeddedMutiMediaCard，嵌入式多媒体存储卡）是一种管理型的NandFlash。芯片在一个BGA封装内集成了NandFlash以及NandFlash控制器，控制器将坏块管理、ECC校验以及损耗均衡等FLASH管理功能集成在芯片的内部，而对外的接口采用标准的MMC接口（MutiMediaCard，多媒体存储卡）接口，开发者只需根据协议开发控制器就能够实现芯片的使用，大量的节省了开发时间。在雷达领域当中，具有明显优势的eMMC设备可以替代传统的Flash芯片。在此背景下，使用eMMC为基本颗粒，按并行和流水的方式进行大带宽数据存储，通过USB3.0导出存储数据的一个数据存储和传输的方案，实现数据的高速存储以及传输。
技术实现思路
本专利技术的目的在于提供基于FPGA和eMMC阵列的高速数据存储与传输系统。实现本专利技术目的的技术方案为：一种基于FPGA和eMMC阵列的高速数据存储与传输系统，其特征在于，包括四路光纤传输模块、双口RAM、USB3.0、eMMC阵列传输模块、电源模块和时钟模块；所述四路光纤传输模块用于接收光纤信号并转换为高速串行电信号，再通过串并转换将高速串行电信号转换为并行数据，并缓存至双端口RAM中；所述USB3.0模块用于把eMMC阵列中存储的数据传输至PC机或者其它板卡中；所述eMMC阵列传输模块用于把双端口RAM中缓存的数据存储至eMMC阵列当中；所述电源模块用于为采集与存储系统供电；所述时钟模块用于向四路光纤传输模块、双口RAM模块、eMMC阵列传输模块提供工作时钟以及时钟切换。进一步，所述四路光纤传输模块包括：光纤通道模块，将接收到的光信号转化为高速串行电信号；高速串行收发模块，将光纤通道的高速串行电信号进行串并转换后传输至双端口RAM中。所述USB3.0模块包括：FIFO协议管理模块，USB3.0控制器模块，核心电压调整器模块。FIFO协议管理模块，用于管理所有PIPE通道的数据和FIFO缓冲区内存，FIFO协议层发送和接受数据。USB3.0控制器模块，用于控制来自USB主机的USB协议请求和FIFO功能参数的控制命令。核心电压调整器模块，用于LDO调整器产生1V的电压为内部核心部分供电，外部不能使用该电压。所述eMMC阵列传输模块包括：时钟切换模块，用于切换初始化时钟和正常工作时钟。初始化及数据传输命令产生模块，用于eMMC阵列初始化和数据传输阶段产生相应的命令。命令发送响应接收模块，将命令产生模块的48位信号转换为串行信号。CRC校验模块，命令和数据传输过程中，eMMC使用crc校验确保传输数据的正确。数据发送和接收模块，实现数据读写功能。时钟模块包括：时钟芯片，用于产生稳定时钟；时钟芯片配置模块，用于配置时钟芯片的工作模式；复位模块，用于时钟芯片配置模块产生稳定时钟后使能四路光纤传输模块和eMMC阵列传输模块。本专利技术与现有技术相比，其显著优点为：（1）本专利技术解决了传统Flash难以处理的坏块管理以及ECC校验问题。（2）本专利技术中单片eMMC速度可达100MB/S，多片eMMC阵列并联后速度可成倍增长，具有很强的拓展性。（3）本专利技术是基于FPGA硬件方式实现的eMMC存储系统，不是针对特定应用而开发的，因而可移植性强、通用性好。附图说明图1是本专利技术基于FPGA和eMMC的高速数据采集与存储系统的结构框图。图2是图1所示本专利技术中时钟模块的结构框图。图3是图1所示本专利技术中四路光纤传输模块的结构框图。图4是图1所示本专利技术中USB3.0模块的结构框图。图5是图1所示本专利技术中eMMC阵列传输模块的结构框图。具体实施方式下面结合附图和实施例对本专利技术作进一步说明。结合图1，本专利技术一种基于FPGA和eMMC的高速数据采集与存储系统，包括四路光纤传输模块、双口RAM模块、USB3.0模块、eMMC阵列传输模块、电源模块和时钟模块；所述四路光纤传输模块用于接收光纤信号并转换为电信号，通过高速串行接口将高速串行数据转换为并行数据，并缓存至双端口RAM中；所述USB3.0模块用于把eMMC阵列中存储的数据传输至PC机或者其它板卡中；所述eMMC阵列传输模块用于把双端口RAM中缓存的数据存储至eMMC阵列当中；所述电源模块用于为采集与存储系统供电；所述时钟模块用于向四路光纤传输模块、双口RAM模块、eMMC阵列传输模块提供工作时钟以及时钟切换。结合图2，所述时钟模块包括：时钟芯片SI5388，25.0MHz的时钟晶振；时钟模块的工作方式如下：(1)系统板卡的晶振提供一个25.0MHz的时钟信号送给FPGA全局时钟管脚。(2)FPGA将该时钟接入芯片内部的BUFG模块（全局时钟缓冲器）以增加该时钟的驱动能力；然后将该时钟做为SPI（SerialPeripheralInterface）总线上的驱动时钟，用于配置SI5338时钟芯片。(3)时钟芯片SI5338被配置好工作模式后，将外部输入的参考时钟信号做为输入信号，通过芯片内部的倍频和分频器，分别输出两个不同频率的时钟信号。输出的200MHz信号给FPGA的DCM模块（FPGA芯片的时钟管理模块）。FPGA将DCM倍频或分频的输出用于FPGA内部电路的工作时钟。结合图3，所述四路光纤传输模块包括：光纤通道模块，将接收到的光信号转化为高速串行电信号；高速串行收发模块，在FPGA内部将光纤通道接收到的高速串行电信号进行降速处理。（1）FPGA将光纤通道转换后的高速串行电信号通过SERDES转换为并行数据。（2）FPGA将高速串行通道转换后的并行数据存入双口RAM中。结合图4，所述USB3.0模块包括：FIFO协议管理模块，USB3.0控制器模块，核心电压调整器模块。FIFO协议管理模块，用于管理所有PIPE通道的数据和FIFO缓冲区内存，FIFO协议层发送和接受数据。USB3.0控制器模块，用于控制来自USB主机的USB协议请求和FIFO功能参数的控制命令。核心电压调整器模块，用于LDO调整器产生1V的电压为内部核心部分供电，外部不能使用该电压。USB3.0模块工作方式如下：（1）FIFO协议管理模块用来管理所有PIPE通道的数据和FIFO缓冲区内存，FIFO协议层发送和接受数据。通过FIFO协议管理部分，FIFO内存可以给每个通道分配任何尺寸的内存空间，只要分配所有通道的内存空间总共尺寸不超过16k字节。并且FIFO信号有一个高配置的能力，线上的电阻阻值可以多种选择。（2）USB3.0协议控制器管理着设备端点的数据流，按照USB3.0的协议规定，它操控着来自USB主机的USB协议请求和FIFO功能参数的控制命令。（3）本文档来自技高网...

【技术保护点】
1.一种基于FPGA和eMMC阵列的高速数据存储与传输系统，其特征在于：包括四路光纤传输模块、双口RAM、USB3.0、eMMC阵列传输模块、电源模块和时钟模块；四路光纤传输模块，用于接收光纤信号并转换为高速串行电信号，再通过串并转换将高速串行电信号转换为并行数据，并缓存至双端口RAM中；USB3.0模块，用于将eMMC阵列中存储的数据传输至PC机或者其它板卡中；eMMC阵列传输模块，用于将双端口RAM中缓存的数据存储至eMMC阵列当中；电源模块，用于为存储与传输系统供电；时钟模块，用于向四路光纤传输模块、双口RAM模块、eMMC阵列传输模块提供工作时钟以及时钟切换。

【技术特征摘要】
1.一种基于FPGA和eMMC阵列的高速数据存储与传输系统，其特征在于：包括四路光纤传输模块、双口RAM、USB3.0、eMMC阵列传输模块、电源模块和时钟模块；四路光纤传输模块，用于接收光纤信号并转换为高速串行电信号，再通过串并转换将高速串行电信号转换为并行数据，并缓存至双端口RAM中；USB3.0模块，用于将eMMC阵列中存储的数据传输至PC机或者其它板卡中；eMMC阵列传输模块，用于将双端口RAM中缓存的数据存储至eMMC阵列当中；电源模块，用于为存储与传输系统供电；时钟模块，用于向四路光纤传输模块、双口RAM模块、eMMC阵列传输模块提供工作时钟以及时钟切换。2.根据权利要求1所述的基于FPGA和eMMC阵列的高速数据存储与传输系统，其特征在于：所述四路光纤传输模块包括：光纤通道模块，将接收到的光信号转化为高速串行电信号；高速串行收发模块，将光纤通道的高速串行电信号进行串并转换后传输至双端口RAM中。3.根据权利要求1所述的基于FPGA和eMMC阵列的高速数据存储与传输系统，其特征在于：所述USB3.0模块包括：FIFO协议管理模块，USB3.0控制器模块和核心电压调整器模块；FIFO协议管...

【专利技术属性】
技术研发人员：姜俊宏，蒋笑笑，杨建超，曹鑫泉，顾红，苏卫民，陆锦辉，
申请(专利权)人：南京理工大学，
类型：发明
国别省市：江苏,32