被配置为更新现场可编程门阵列的存储设备及其操作方法技术

一种存储设备，包括控制器和非易失性存储器件。控制器包括现场可编程门阵列(FPGA)并且响应于从外部接收的第一命令从外部接收用于更新FPGA的FPGA图像。非易失性存储器件存储FPGA图像。控制器通过主接口或边带接口接收FPGA图像，并且响应于从外部接收的第二命令执行FPGA图像。

Storage devices configured to update field programmable gate arrays and their operation methods

A storage device includes a controller and a non-volatile memory device. The controller includes a field programmable gate array (FPGA) and receives the FPGA image for updating the FPGA from the outside in response to the first command received from the outside. Nonvolatile memory devices store FPGA images. The controller receives the FPGA image through the main interface or sideband interface, and executes the FPGA image in response to the second command received from the outside.

【技术实现步骤摘要】
被配置为更新现场可编程门阵列的存储设备及其操作方法相关申请的交叉引用本申请要求于2017年11月17日在韩国知识产权局提交的韩国专利申请No.10-2017-0154277和于2018年7月9日在韩国知识产权局提交的韩国专利申请No.10-2018-0079421的优先权，所述申请的全部公开内容通过引用合并于此。
示例实施例涉及半导体器件。例如，至少一些示例实施例涉及被配置为通过主接口或边带接口接收FPGA图像的存储设备。
技术介绍
半导体存储器可以被分类为易失性存储器件和非易失性存储器件，易失性存储器件(例如，静态随机存取存储器(SRAM)、动态RAM(DRAM)和同步DRAM(SDRAM))在断电时丢失存储在其中的数据，非易失性存储器件(例如，只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪存器件、相变RAM(PRAM)、磁RAM(MRAM)、电阻RAM(RRAM)和铁电RAM(FRAM))即使在断电时也保留存储在其中的数据。用于控制这种半导体存储器的控制器通常包括硬件模块、功能块、电路等，以便执行各种功能。硬件模块、功能块、电路等可以在控制器中实现，并且各自包括控制器和半导体存储器的各种电子设备被提供给终端用户。然而，一旦将电子设备提供给终端用户，就可能难以对构成控制器的硬件模块、功能块、电路等进行升级。因此，现场可编程门阵列(FPGA)可以被包括在控制器中，以实现可升级的特定功能。为了对控制器的特定功能进行升级，可以更新FPGA。在这种情况下，诸如紧凑型闪存(CF)卡的外部存储器用于从外部接收与更新FPGA相关联的FPGA图像。然而，可以利用用于接收FPGA图像的单独专用电路来读取外部存储器，从而导致成本增加、芯片尺寸增加等。
技术实现思路
示例实施例提供了一种通过主接口或边带接口接收FPGA图像的存储设备。根据示例实施例，存储设备可以包括非易失性存储器件；以及控制器，包括现场可编程门阵列(FPGA)，所述控制器被配置为：响应于从存储设备的外部接收的第一命令，经由主接口或边带接口从该外部接收FPGA图像，将FPGA图像存储在非易失性存储器件中，并且响应于从外部接收的第二命令执行存储在非易失性存储器件中的FPGA图像以更新FPGA。根据示例实施例，存储设备可以包括非易失性存储器件；以及控制器，包括专用集成电路(ASIC)和现场可编程门阵列(FPGA)，FPGA被配置为：执行ASIC的至少一部分功能，所述控制器被配置为：通过主接口或边带接口从存储设备的外部接收FPGA图像，将FPGA图像存储在非易失性存储器件中，并且执行FPGA图像以更新由FPGA执行的功能。根据示例实施例，提供了一种操作存储设备的方法，存储设备包括非易失性存储器件和控制器，所述控制器控制非易失性存储器件并且包括现场可编程门阵列(FPGA)，所述方法包括：响应于从存储设备的外部接收的第一命令，通过主接口或边带接口从该外部接收FPGA图像；将FPGA图像存储在非易失性存储器件中；响应于从外部接收的第二命令，加载存储在非易失性存储器件中的FPGA图像；以及响应于第二命令，执行从非易失性存储器件加载的FPGA图像。附图说明通过参照附图详细描述本公开的示例实施例，本公开的上述及其他目的和特征将变得显而易见。图1是示出了根据本公开的示例实施例的存储设备的配置的框图。图2是示出了图1中所示的控制器的示例配置的框图。图3A、图3B和图3C是示出了图2的控制器的示例配置的框图。图4是示出了根据本公开的示例实施例的存储设备的详细操作的框图。图5是示出了图4中所示的存储设备的操作的流程图。图6是示出了图4的示例实施例中从主机发送到存储设备的信号的图。图7是示出了图4中所示的存储设备的操作的流程图。图8是示出了图7的示例实施例中从主机发送到存储设备的信号的图。图9是示出了根据本公开的示例实施例的存储设备的详细操作的框图。图10是示出了图9中所示的存储设备的操作的流程图。图11是示出了根据本公开的示例实施例的存储设备的配置的框图。图12是示出了图2中所示的非易失性存储器件的配置的框图。图13是示出了图12的存储单元阵列中包括的任何一个存储块的示例的电路图。图14是示出了应用根据本公开的非易失性存储器件的固态驱动系统的框图。图15是示出了应用根据本公开的示例实施例的存储器件的计算系统的框图。具体实施方式下面以使本领域普通技术人员容易实现本公开的程度详细并清楚地描述本公开的示例实施例。在详细描述中参考术语“部分”、“单元”、“模块”等描述的组件和附图中示出的功能块可以用软件、硬件或者其组合来实现。在示例实施例中，软件可以是机器代码、固件、嵌入式代码和应用软件。例如，硬件可以包括电路、电子电路、处理器、计算机、集成电路、集成电路内核、压力传感器、惯性传感器、微机电系统(MEMS)、无源元件或者其组合。图1是示出了根据本公开的示例实施例的存储设备100的配置的框图。参考图1，示例实施例被示出为存储设备100连接到主机10。主机10可以包括主接口电路11、边带接口电路12和主机存储器13。主机10可以通过与存储设备100通信来向用户提供服务。例如，主机10可以向存储设备100提供要存储在存储设备100中的数据，并且可以接收从存储设备100读取的数据。此外，主机10可以允许存储设备100的控制器110以硬件和/或软件被更新。主机存储器13可以存储用于与存储设备100进行通信的数据。例如，主机存储器13可以存储要存储在存储设备100中的写数据，并且可以存储从存储设备100读取的读数据。此外，主机存储器13可以存储用于管理存储设备100的数据。例如，主机存储器13可以存储用于更新FPGA117的现场可编程门阵列(FPGA)图像。存储设备100可以包括控制器110和非易失性存储器件120。控制器110可以包括主接口电路111、边带接口电路112和FPGA117。控制器110可控制存储设备100的整体操作。例如，控制器110可以响应于从主机10接收的命令，执行读操作和/或写操作。例如，可以通过主接口电路11和111来执行主机10和存储设备100之间的通信。例如，主接口电路11和111可以遵循外围组件互连快速(PCIe)接口协议彼此通信。然而，这是示例。多种接口协议(例如，USB、小型计算机系统接口(SCSI)、移动PCIe(M-PCIe)、高级技术附件(ATA)、并行ATA(PATA)、串行ATA(SATA)、串行附接SCSI(SAS)、集成驱动电子设备(IDE)、增强型IDE(EIDE)、非易失性存储器快速(NVMe)和通用闪存(UFS))中的一种或多种可以用于主接口电路11和111之间的通信。控制器110可以被配置为响应于从主机10接收的命令CMD来更新设置在控制器110中的FPGA117。例如，可以接收FPGA图像以用于主接口电路11和111之间的通信。被接收以更新FPGA117的命令CMD可以是写命令或者供应商特定命令。控制器110可以响应于命令CMD而从主机10接收FPGA图像。附加地/备选地，可以执行FPGA图像以用于边带接口电路12和112之间的通信。边带接口电路12和112可以遵本文档来自技高网...

【技术保护点】
1.一种存储设备，包括：非易失性存储器件；以及控制器，包括现场可编程门阵列“FPGA”，所述控制器被配置为：响应于从所述存储设备的外部接收的第一命令，经由主接口或边带接口从所述外部接收FPGA图像，将所述FPGA图像存储在所述非易失性存储器件中，以及响应于从所述外部接收的第二命令，执行存储在所述非易失性存储器件中的所述FPGA图像以更新所述FPGA。

【技术特征摘要】
2017.11.17 KR 10-2017-0154277;2018.07.09 KR 10-2011.一种存储设备，包括：非易失性存储器件；以及控制器，包括现场可编程门阵列“FPGA”，所述控制器被配置为：响应于从所述存储设备的外部接收的第一命令，经由主接口或边带接口从所述外部接收FPGA图像，将所述FPGA图像存储在所述非易失性存储器件中，以及响应于从所述外部接收的第二命令，执行存储在所述非易失性存储器件中的所述FPGA图像以更新所述FPGA。2.根据权利要求1所述的存储设备，其中所述控制器还包括：主接口电路，被配置为通过所述主接口与所述外部通信；以及边带接口电路，被配置为通过所述边带接口与所述外部通信。3.根据权利要求2所述的存储设备，其中：所述第一命令是针对所述非易失性存储器件的写命令，以及所述第二命令是用于加载存储在所述非易失性存储器件中的所述FPGA图像并执行经加载的FPGA图像的供应商特定命令。4.根据权利要求2所述的存储设备，其中：所述第一命令和所述第二命令是用于将所述FPGA图像存储在所述非易失性存储器件中、加载存储在所述非易失性存储器件中的所述FPGA图像并且执行经加载的FPGA图像的相同的供应商特定命令。5.根据权利要求2所述的存储设备，其中所述控制器还包括：图像加载器，被配置为加载存储在所述非易失性存储器件中的所述FPGA图像。6.根据权利要求5所述的存储设备，还包括：缓冲存储器，被配置为临时存储从所述非易失性存储器件中加载的FPGA图像。7.根据权利要求1所述的存储设备，其中所述控制器还包括廉价磁盘冗余阵列RAID控制器，所述RAID控制器被配置为：基于所述FPGA图像产生多条RAID奇偶校验数据，以及在所述非易失性存储器件中分发所述多条RAID奇偶校验数据。8.根据权利要求1所述的存储设备，其中所述主接口基于以下至少一种：外围组件互连快速“PCIe”、通用串行总线“USB”、小型计算机系统接口“SCSI”、移动PCIe“M-PCIe”、高级技术附件“ATA”、并行ATA“PATA”、串行ATA“SATA”、串行附接SCSI“SAS”、集成驱动电子设备“IDE”、增强型IDE“EIDE”、非易失性存储器快速“NVMe”和通用闪存“UFS”。9.根据权利要求1所述的存储设备，其中所述边带接口基于以下至少一种：通用异步收发机“UART”、内部集成电路“I2C”和/或串行编程接口“SPI”。10.根据权利要求1所述的存储设备，其中所述非易失性存储器件包括：存储单元阵列，包括垂直于基板形成的多个存储单元，所述多个存储单元连接到多条字线和多条位线；所述多个存储单元布置在多个单元串中，每个单元串包括所述多个存储单元中的串联连接在...

【专利技术属性】
技术研发人员：郑宇圣，禹成勋，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR