FPGA的安全使用验证方法、装置、介质及嵌入式微处理器制造方法及图纸

本申请公开了一种FPGA的安全使用验证方法，应用于FPGA中的嵌入式微处理器，包括：调用预先生成的PUF电路的第一数据文件，将FPGA的硬件电路配置为PUF电路；获取PUF电路运行时所生成的随机安全码；在接收到输入的访问请求后，判断访问请求中携带的安全验证码是否与随机安全码匹配；若是，则调用预先生成的业务处理电路的第二数据文件，将FPGA的硬件电路配置为业务处理电路以便进行业务处理。本申请实现了PUF电路和业务处理电路对整个FPGA硬件资源的分时复用，提高了硬件资源的使用率和灵活配置性。本申请还提供了一种FPGA的安全使用验证装置、计算机可读存储介质以及嵌入式微处理器，同样具有上述有益效果。

Verification Method, Device, Media and Embedded Microprocessor for Safe Use of FPGA

This application discloses a method for verifying the safe use of FPGA, which is applied to embedded microprocessors in the FPGA. It includes: calling the first data file of the pre-generated PUF circuit, configuring the hardware circuit of the FPGA as a PUF circuit; acquiring the random security code generated by the running of the PUF circuit; and judging that the security authentication code carried in the access request is Whether it matches the random security code or not; if so, the second data file of the pre-generated business processing circuit is invoked to configure the hardware circuit of the FPGA as a business processing circuit for business processing. This application realizes the time-sharing multiplexing of the whole hardware resources of the FPGA by the PUF circuit and the service processing circuit, and improves the utilization rate and flexible configuration of the hardware resources. The application also provides a security verification device for the use of the FPGA, a computer readable storage medium and an embedded microprocessor, which also have the above beneficial effects.

【技术实现步骤摘要】
FPGA的安全使用验证方法、装置、介质及嵌入式微处理器
本申请涉及电子
，特别涉及一种FPGA的安全使用验证方法、装置、计算机可读存储介质以及嵌入式微处理器。
技术介绍
物理不可克隆功能(PhysicalUnclonableFunction，PUF)是一种基于“数字指纹”进行安全验证的技术，相当于为芯片添加了一个唯一识别的指纹。具体地，PUF电路利用不同电子器件的器件差异而生成一串完全随机的安全验证码，如此，对于无法正确提供该安全验证码的用户，将无法正常访问芯片中的工作数据。但是，现有技术中，一般是在FPGA中同时部署了PUF电路和用于进行业务处理的相关电路。如此，PUF电路对FPGA硬件资源的占用则势必要造成业务处理电路所占用的硬件资源的缩减，同时，由于PUF电路并不需要一直工作，因此也造成了一定的资源浪费。鉴于此，提供一种解决上述技术问题的方法是本领域技术人员所亟需关注的。
技术实现思路
本申请的目的在于提供一种FPGA的安全使用验证方法、装置、计算机可读存储介质以及嵌入式微处理器，以便有效地降低对硬件资源的占用需求，提高硬件资源的使用率和灵活配置性。为解决上述技术问题，第一方面，本申请公开了一种安全使用验证方法，应用于所述FPGA中的嵌入式微处理器，所述安全使用验证方法包括：调用预先生成的PUF电路的第一数据文件，将所述FPGA的硬件电路配置为PUF电路；获取所述PUF电路运行时所生成的随机安全码；在接收到输入的访问请求后，判断所述访问请求中携带的安全验证码是否与所述随机安全码匹配；若是，则调用预先生成的业务处理电路的第二数据文件，将所述FPGA的硬件电路配置为业务处理电路以便进行业务处理。可选地，所述PUF电路包括n+1个振荡计数支路和n个比较器；n为所述PUF电路的输出位宽；各个所述振荡计数支路均包括串联的振荡环和计数器；所述计数器用于对所述振荡环的振荡次数进行计数；所述比较器用于对2个所述计数器的计数结果进行比较，所述比较器输出的比较结果信号作为所述PUF电路的一位输出。可选地，所述振荡环包括与门和m个串联的反相器；m为奇数；所述与门的第一输入端作为所述振荡环的使能端；所述与门的输出端与所述m个串联的反相器的输入端连接；所述m个串联的反相器的输出端与所述与门的第二输入端连接，并作为所述振荡环的输出端。可选地，(m+1)*(n+1)<L；其中，L为所述FPGA中的LUT资源的总数。可选地，所述第一数据文件的数量为多个，以便获取多个所述随机安全码。可选地，第二数据文件的数量为多个，以便将所述FPGA的硬件电路配置为多个业务处理电路。可选地，在所述判断所述访问请求中携带的安全验证码是否与所述随机安全码匹配之后，还包括：若否，则生成对应的告警信息以便进行告警。第二方面，本申请还提供了一种FPGA的安全使用验证装置，包括：第一调用模块，用于调用预先生成的PUF电路的第一数据文件，将所述FPGA的硬件电路配置为PUF电路；获取模块，用于获取所述PUF电路运行时所生成的随机安全码；验证模块，用于在接收到输入的访问请求后，判断所述访问请求中携带的安全验证码是否与所述随机安全码匹配；第二调用模块，用于在所述验证模块判定所述安全验证码与所述随机安全码匹配后，调用预先生成的业务处理电路的第二数据文件，将所述FPGA的硬件电路配置为业务处理电路以便进行业务处理。第三方面，本申请还提供了一种FPGA的嵌入式微处理器，包括：存储单元，用于存储计算机程序；处理单元，用于执行所述计算机程序以实现如上所述的任一种FPGA的安全使用验证方法的步骤。第四方面，本申请还提供了一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机程序，所述计算机程序被处理器执行时用以实现如上所述的任一种FPGA的安全使用验证方法的步骤。本申请所提供的FPGA的安全使用验证方法应用于FPGA中的嵌入式微处理器，所述安全使用验证方法包括：调用预先生成的PUF电路的第一数据文件，将所述FPGA的硬件电路配置为PUF电路；获取所述PUF电路运行时所生成的随机安全码；在接收到输入的访问请求后，判断所述访问请求中携带的安全验证码是否与所述随机安全码匹配；若是，则调用预先生成的业务处理电路的第二数据文件，将所述FPGA的硬件电路配置为业务处理电路以便进行业务处理。可见，本申请利用ARM核配置FPGA硬件资源技术，可根据不同时段内的运行需要，将FPGA的硬件资源灵活配置为PUF电路或者业务处理电路，实现了PUF电路和业务处理电路对整个FPGA硬件资源的分时复用，避免了两者间的硬件资源竞争，有效地提高了对FPGA硬件资源的使用率和灵活配置性。本申请所提供的FPGA的安全使用验证装置、计算机可读存储介质以及嵌入式微处理器可以实现上述FPGA的安全使用验证方法，同样具有上述有益效果。附图说明为了更清楚地说明现有技术和本申请实施例中的技术方案，下面将对现有技术和本申请实施例描述中需要使用的附图作简要的介绍。当然，下面有关本申请实施例的附图描述的仅仅是本申请中的一部分实施例，对于本领域普通技术人员来说，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图，所获得的其他附图也属于本申请的保护范围。图1为本申请所提供的FPGA的安全使用验证方法在一具体实施方式中的流程图；图2为本申请所提供的FPGA的安全使用验证方法在一具体实施方式中的示意图；图3为本申请所提供的PUF电路在一具体实施方式中的结构示意图；图4为本申请所提供的一种FPGA的安全使用验证装置的结构框图。具体实施方式本申请的核心在于提供一种FPGA的安全使用验证方法、装置、计算机可读存储介质以及嵌入式微处理器，以便有效地降低对硬件资源的占用需求，提高硬件资源的使用率和灵活配置性。为了对本申请实施例中的技术方案进行更加清楚、完整地描述，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行介绍。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。本申请实施例公开了一种FPGA的安全使用验证方法，应用于FPGA中的嵌入式微处理器，参照图1所示，该方法主要包括以下步骤：S1：调用预先生成的PUF电路的第一数据文件，将FPGA的硬件电路配置为PUF电路。S2：获取PUF电路运行时所生成的随机安全码。S3：在接收到输入的访问请求后，判断访问请求中携带的安全验证码是否与随机安全码匹配；若是，则进入S4。S4：调用预先生成的业务处理电路的第二数据文件，将FPGA的硬件电路配置为业务处理电路以便进行业务处理。具体地，如前所述，PUF即物理不可克隆功能相当于为硬件器件设置了一个数字指纹，用以限制数据访问，进行安全验证。现有技术中将PUF电路与业务处理电路同时固化在FPGA(Field－ProgrammableGateArray，现场可编程门阵列)中，如此，无论是PUF电路还是业务处理电路，均只能利用FPGA中的部分硬件资源，造成硬件资源使用紧张。实际上，PUF电路并不需要时常运行，甚至只要运行一次以生成随机安全码即可，因此现有技术中将其与业务处理电路一同固化的方本文档来自技高网...

【技术保护点】
1.一种FPGA的安全使用验证方法，其特征在于，应用于所述FPGA中的嵌入式微处理器，所述安全使用验证方法包括：调用预先生成的PUF电路的第一数据文件，将所述FPGA的硬件电路配置为PUF电路；获取所述PUF电路运行时所生成的随机安全码；在接收到输入的访问请求后，判断所述访问请求中携带的安全验证码是否与所述随机安全码匹配；若是，则调用预先生成的业务处理电路的第二数据文件，将所述FPGA的硬件电路配置为业务处理电路以便进行业务处理。

【技术特征摘要】
1.一种FPGA的安全使用验证方法，其特征在于，应用于所述FPGA中的嵌入式微处理器，所述安全使用验证方法包括：调用预先生成的PUF电路的第一数据文件，将所述FPGA的硬件电路配置为PUF电路；获取所述PUF电路运行时所生成的随机安全码；在接收到输入的访问请求后，判断所述访问请求中携带的安全验证码是否与所述随机安全码匹配；若是，则调用预先生成的业务处理电路的第二数据文件，将所述FPGA的硬件电路配置为业务处理电路以便进行业务处理。2.根据权利要求1所述的安全使用验证方法，其特征在于，所述PUF电路包括n+1个振荡计数支路和n个比较器；n为所述PUF电路的输出位宽；各个所述振荡计数支路均包括串联的振荡环和计数器；所述计数器用于对所述振荡环的振荡次数进行计数；所述比较器用于对2个所述计数器的计数结果进行比较，所述比较器输出的比较结果信号作为所述PUF电路的一位输出。3.根据权利要求2所述的安全使用验证方法，其特征在于，所述振荡环包括与门和m个串联的反相器；m为奇数；所述与门的第一输入端作为所述振荡环的使能端；所述与门的输出端与所述m个串联的反相器的输入端连接；所述m个串联的反相器的输出端与所述与门的第二输入端连接，并作为所述振荡环的输出端。4.根据权利要求3所述的安全使用验证方法，其特征在于，(m+1)*(n+1)<L；其中，L为所述FPGA中的LUT资源的总数。5.根据权利要求1所述的安全使用验证方法，其特...

【专利技术属性】
技术研发人员：张静东，王峰，
申请(专利权)人：郑州云海信息技术有限公司，
类型：发明
国别省市：河南,41