The embodiment relates to a computing device comprising a plurality of processor fragments on a core that may have multiple switchable topologies. The computing device's topology may include one or more virtual circuits. Virtual circuits can include multiple processor fragments. Processor fragmentation of a topological virtual circuit may include configuration vectors to control the connection between processor fragmentation and adjacent processor fragments. The first topology of the computing device can correspond to the first stage of program calculation, and the second topology of the computing device can correspond to the second stage of program calculation. Other embodiments may be described and/or required to be protected.
【技术实现步骤摘要】
【国外来华专利技术】可切换拓扑机器相关申请本申请要求享有于2017年6月29日提交的题为“SWITCHABLETOPOLOGYMACHINE”的美国申请15/637,581的优先权,该申请要求享有于2016年10月26日提交的题为“SwitchableTopologyMachine”的美国临时申请62/413,160的优先权。政府权利本公开是在政府支持下以与IntelFederalLLC的合同No.#H98230-13-D-0124完成的。合同可能已经由国防部(DoD)授予。政府在本公开中拥有一定的权利。
本公开的实施例总体上涉及计算
,并且更具体地涉及多个处理器分片的计算。
技术介绍
本文提供的背景描述是出于总体上呈现公开内容的上下文的目的。除非在本文中另有说明,否则本部分中描述的材料不是本申请中的权利要求的现有技术,并且不因包含在本部分中而被认为是现有技术。可以将管芯上的多核心或多核心芯片组织成处理器分片的一维阵列或二维阵列,其中每个处理器分片可以是处理器,或简称为分片。每个处理器分片可以是包括高速缓存和开关的计算单元、处理引擎或中央处理单元(CPU)。多个处理器分片可以根据拓扑彼此耦合。可以在管芯上形成大量处理器分片,例如,多于500个处理器分片。管芯上的大量处理器分片可能增加通信复杂度。此外,多个处理器分片的拓扑可以是固定的,并且在程序的计算期间不能改变。附图说明通过以下具体实施方式,结合附图,将容易理解实施例。为了有助于理解本说明书,相同的附图标记表示相同的结构元素。在附图的图中通过示例的方式而非通过限制的方式来说明实施例。图1示出了根据各种实施例的示例计算设 ...
【技术保护点】
1.一种管芯上的处理器分片,包括:多个接口块;可编程互连,其耦合到所述多个接口块;存储器,其用于存储表示包括所述处理器分片的虚拟电路(VC)段的多个配置向量;以及控制器,其耦合到所述多个接口块、所述存储器以及所述可编程互连,以基于存储在所述存储器中的所述多个配置向量来控制所述可编程互连与所述多个接口块之间的连接。
【技术特征摘要】
【国外来华专利技术】2016.10.26 US 62/413,160;2017.06.29 US 15/637,5811.一种管芯上的处理器分片,包括:多个接口块;可编程互连,其耦合到所述多个接口块;存储器,其用于存储表示包括所述处理器分片的虚拟电路(VC)段的多个配置向量;以及控制器,其耦合到所述多个接口块、所述存储器以及所述可编程互连,以基于存储在所述存储器中的所述多个配置向量来控制所述可编程互连与所述多个接口块之间的连接。2.根据权利要求1所述的处理器分片,其中,所述控制器用于:基于配置向量的优先级数,从所述多个配置向量中选择处于空闲状态的所述配置向量;基于对所述处理器分片的可用资源与针对所述配置向量的资源的比较,确定选定的配置向量处于发布就绪状态;将处于所述发布就绪状态的所述配置向量加载到所述可编程互连上,以将针对所述配置向量的资源映射到所述处理器分片的资源,使所述配置向量进入已加载状态;通过启用所述处理器分片与由所述配置向量确定的相邻处理器分片之间的连接,将处于所述已加载状态的所述配置向量激活以变为活动状态;以及针对所述配置向量释放所述处理器分片的资源,以将所述配置向量改变为已退出状态。3.根据权利要求2所述的处理器分片,其中,为了将处于所述已加载状态的所述配置向量激活以变为所述活动状态,所述控制器用于:使传出控制线上的代码生效,以指示所述配置向量处于所述已加载状态;检测传入控制线上的信号,以指示由所述配置向量确定的所述相邻处理器分片处于已加载状态;启用所述处理器分片与所述相邻处理器分片之间的所述连接,以将处于所述已加载状态的所述配置向量激活以变为所述活动状态。4.根据权利要求1-3中任一项所述的处理器分片,其中,所述处理器分片在程序的计算的第一阶段期间被包括在由存储在所述存储器中的第一配置向量确定的第一VC中,并且在所述程序的计算的第二阶段期间被包括在由存储在所述存储器中的第二配置向量确定的第二VC中。5.根据权利要求1-3中任一项所述的处理器分片,其中,所述处理器分片耦合到放置在东(E)方向、西(W)方向、东北(NE)方向、西北(NW)方向、东南(SE)方向以及西南(SW)方向的六个相邻处理器分片。6.根据权利要求1-3中任一项所述的处理器分片,其中,所述处理器分片是VC的传输节点,消息分组通过所述多个接口块中的第一接口块进入所述处理器分片,经过所述可编程互连,并且通过所述多个接口块中的第二接口块离开所述处理器分片。7.根据权利要求1-3中任一项所述的处理器分片,其中,所述处理器分片是VC的终端节点,并且消息分组通过所述多个接口块中的接口块进入所述处理器分片并且被存储在所述接口块的本地存储装置中。8.根据权利要求1-3中任一项所述的处理器分片,其中,所述多个配置向量中的配置向量与VC段相关,所述VC段包括耦合到第二处理器分片的所述处理器分片,并且所述VC段是无缓冲通道,消息分组通过所述无缓冲通道在所述处理器分片与所述第二处理器分片之间传递。9.根据权利要求1-3中任一项所述的处理器分片,其中,所述多个配置向量中的配置向量包括:VC的标识,拓扑的标识,所述配置向量的优先级数,所述处理器分片的要耦合到进入的相邻处理器分片的第一端口,以及所述处理器分片的要耦合到离开的相邻处理器分片的第二端口。10.根据权利要求1-3中任一项所述的处理器分片,其中,所述多个配置向量中的第一配置向量包括第一VC的标识和第一拓扑的标识,所述多个配置向量中的第二配置向量包括第二VC的标识和第二拓扑的标识,并且其中,所述第一拓扑对应于程序的计算的第一阶段,所述第二拓扑对应于所述程序的计算的第二阶段,所述计算的第二阶段与所述计算的第一阶段不同,并且所述第二拓扑与所述第一拓扑不同。11.一种计算设备,包括:管芯上的多个处理器分片;虚拟电路(VC),其包括所述多个处理器分片中的数个处理器分片,其中,消息分组在单个时钟周期中遍历所述VC的数个处理器分片;第一拓扑,其包括第一数量的VC,其中,所述第一拓扑对应于程序的计算的第一阶段,并且所述第一拓扑的第一VC的第一处理器分片包括第一配置向量;第二拓扑,其包括第二数量的VC,其中,所述第二拓扑对应于所述程序的计算的第二阶段,所述第二拓扑的第二VC的第一处理器分片包括第二配置向量,所述计算的第二阶段与所述计算的第一阶段不同,并且所述第二拓扑与所述第一拓扑不同;并且其中,被包括在所述第一拓扑的第一VC的第一处理器分片中的所述第一配置向量在所述程序的计算的第一阶段期间处于活动状态,所述第一配置向量在所述程序的计算的第二阶段期间处于非活动状态,被包括在所述第二拓扑的第二VC的第一处理器分片中的所述第二配置向量在所述程序的计算的第二阶段期间处于活动状态,并且所述第二配置向量在所述程序的计算的第一阶段期间处于非活动状态。12.根据权利要求11所述的计算设备,其中,所述第一拓扑的第一VC的第一处理器分片是所述第一VC的传输节点,所述第一处理器分片包括:第一接口块;第二接口块;以及可编程互连,其耦合到所述第一接口块和所述第二接口块,并且其中,所述计算的第一阶段的消息分组通过所述第一接口块进入所述第一处理器分片,经过所述可编程互连,并且通过所述第二接口块离开所述第一处理器分片。...
【专利技术属性】
技术研发人员:W·J·布泰拉,S·C·小斯蒂利,R·J·迪施勒,
申请(专利权)人:英特尔公司,
类型:发明
国别省市:美国,US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。