一种预测式死区时间生成电路制造技术

一种预测式死区时间生成电路，属于电子电路技术领域。死区时间检测模块用于检测上功率管关断、下功率管开启的死区时间和下功率管关断、上功率管开启的死区时间，根据检测死区时间是否达到优值产生第一检测信号和第二检测信号，逻辑控制模块根据死区时间检测模块的判断结果改变延时模块的输出，从而改变上功率管驱动信号和下功率管驱动信号之间的死区时间。本发明专利技术提出的一种预测式死区时间生成电路能够通过调节死区时间在保证死区时间裕量的同时，优化死区时间的长度，从而减小了功耗。

A Predictive Dead-time Generating Circuit

A predictive dead-time generation circuit belongs to the technical field of electronic circuits. Dead-time detection module is used to detect the dead-time of upper power transistor turn-off, lower power transistor turn-off and upper power transistor turn-on. The first detection signal and the second detection signal are generated according to whether the detection dead-time reaches the optimal value. The logic control module changes the output of the delay module according to the judgement result of the dead-time detection module, so as to change the above. Dead time between power transistor driving signal and lower power transistor driving signal. A predictive dead-time generation circuit can reduce power consumption by adjusting the dead-time to ensure the dead-time margin while optimizing the length of the dead-time.

【技术实现步骤摘要】
一种预测式死区时间生成电路
本专利技术属于电子电路
，具体涉及到一种预测式死区时间生成电路，能够用于DC-DC控制变换器。
技术介绍
随着电子设备的电池体积越来越小，电压越来越低，对开关电源工作效率的要求越来越高。各式各样的技术被应用在开关电源技术中，以提高效率。其中，同步整流技术是不采用传统二极管整流，而是用低导通压降的MOSFET管进行整流，从而降低开关电源系统的导通损耗，提高开关电源系统的转换效率。由于MOSFET管不具有二极管的单向导通特性，所以需要在上功率管与下功率管的开启关闭之间加入一个死区时间，在这个死区时间内，两管都关断，防止两个功率管同时导通，导致功率管损坏。如图1所示是传统的采用固定死区时间的死区时间生成电路，PWM信号是DC-DC变换器的脉宽调制信号，P_Ctrl为上功率管的栅驱动逻辑信号，N_Ctrl为下功率管的栅驱动逻辑信号。当PWM由低翻高，P_Ctrl由低翻高需要经过反相器INV9、INV1、INV2、INV3、INV4、NAD2、INV5、INV6、INV7和与非门NAD1这10个门电路的延迟，而N_Ctrl由高翻低只需要经过反相器INV9、INV1、INV2、INV3和与非门NAD1这五个门电路的延迟。P_Ctrl上升沿和N_Ctrl的下降沿之间形成了一个时间余量。同理，当PWM由高翻低，N_Ctrl的上升沿要经过与非门NAD2、NAD1和反相器INV5、INV6、INV7、INV8、INV1、INV2和INV3这9个门电路的延迟，而P_Ctrl的下降沿只要经过与非门NAD2和反相器INV5、INV6、INV7这4个门电路的延迟。P_Ctrl的下降沿和N_Ctrl的上升沿也形成了一个时间余量。通过利用不同数目门电路的延迟，在N_Ctrl和P_Ctrl的输出信号之间形成了死区时间。固定死区时间的优点在于简单性，缺点在于必须保证固定死区时间足够长，以满足不同温度，不同工艺角等情况下对避免串通的需求。由于同步整流管的体二极管在死区时间中导通，固定死区时间技术会导致很大的功耗，影响系统的效率。因此固定死区时间技术虽然保证了功率管不会烧毁，但是死区时间不能达到最优值，功耗很大，制约着变换器整体效率。
技术实现思路
针对上述传统固定死区时间生成电路存在的死区时间不能达到最优值从而造成的功耗问题，本专利技术提出一种预测式死区时间生成电路，在保证死区时间裕量的同时，优化了死区时间的长度，从而减小了功耗。本专利技术的技术方案为：一种预测式死区时间生成电路，通过控制DC-DC变换器的上功率管和下功率管来设置死区时间；所述死区时间生成电路包括死区时间检测模块、逻辑控制模块和延时模块，所述死区时间检测模块用于检测上功率管关断、下功率管开启的死区时间和下功率管关断、上功率管开启的死区时间并产生第一检测信号和第二检测信号，当检测到上功率管关断、下功率管开启的死区时间过长时第一检测信号产生一个高电平脉冲，否则第一检测信号为低电平；当检测到下功率管关断、上功率管开启的死区时间过长时第二检测信号产生一个高电平脉冲，否则第二检测信号为低电平；所述延时模块包括M个级联的第一延时单元，M为正整数，所述DC-DC变换器的脉宽调制信号的反相信号经过级联的M个第一延时单元后产生M个延时信号，其中级联的最后一个第一延时单元产生的延时信号作为所述延时模块的输出信号；所述逻辑控制模块包括计数逻辑单元、延时选择单元和死区时间产生模块，所述计数逻辑单元包括第一双向计数器和第二双向计数器，当第二检测信号为低电平时，第一双向计数器反向计数一位；当第二检测信号为高电平且所述延时模块的输出信号为低电平时，第一双向计数器正向计数一位；当第一检测信号为低电平时，第二双向计数器反向计数一位；当第一检测信号为高电平且所述延时模块的输出信号为高电平时，第二双向计数器正向计数一位；所述延时选择单元包括两个译码器和两个数选器，第一译码器用于将第一双向计数器的输出码转换为M位的第一控制码，第一数选器用于根据M位的第一控制码选择所述M个延时信号中对应的延时信号作为第一控制信号；第二译码器用于将第二双向计数器的输出码转换为M位的第二控制码，第二数选器用于根据M位的第二控制码选择所述M个延时信号中对应的延时信号作为第二控制信号；所述死区时间产生模块用于将所述延时模块的输出信号经过反相后作为所述上功率管的驱动信号，并根据所述延时选择单元产生的第一控制信号和第二控制信号产生所述下功率管的驱动信号，所述第一控制信号经过与所述延时模块总延时时间相同的延时时间后产生第三控制信号，所述下功率管的驱动信号的上升沿与所述第三控制信号的上升沿相同，其下降沿与所述第二控制信号的下降沿相同。具体的，所述死区时间生成电路应用于BUCK变换器时，死区时间检测模块包括第一检测单元和第二检测单元分别用于产生所述第一检测信号和第二检测信号；第二检测单元包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第一电阻和第一反相器，第四NMOS管和第五NMOS管的偏置电流相等；第一电阻的一端连接所述BUCK变换器的开关节点处信号，另一端连接第六NMOS管的源极；第一NMOS管的栅漏短接并连接第二NMOS管和第三NMOS管的栅极以及偏置电流，其源极连接第二NMOS管、第三NMOS管和第四NMOS管的源极并接地；第一PMOS管的栅漏短接并连接第三PMOS管、第五PMOS管、第七PMOS管和第九PMOS管的栅极以及第二NMOS管的漏极，其源极连接第二PMOS管、第四PMOS管、第六PMOS管和第八PMOS管的源极并连接电源电压；第三PMOS管的源极连接第二PMOS管的漏极，其漏极连接第二PMOS管、第四PMOS管、第六PMOS管和第八PMOS管的栅极以及第三NMOS管的漏极；第五NMOS管的栅极连接第四NMOS管的栅极和漏极以及第五PMOS管的漏极，其漏极连接第七PMOS管的漏极和第六NMOS管的栅极并通过第一反相器后输出所述第二检测信号，其源极连接第六NMOS管和第九PMOS管的漏极；第四PMOS管的漏极连接第五PMOS管的源极，第六PMOS管的漏极连接第七PMOS管的源极，第八PMOS管的漏极连接第六PMOS管的源极。具体的，第一检测单元包括两个施密特触发器和一个或非门，两个施密特触发器的输入端分别连接所述BUCK变换器的开关节点处信号和下功率管驱动信号，输出端分别连接或非门的两个输入端，或非门的输出端输出所述第一检测信号。具体的，所述延时模块包括十六个延时时间为4ns的第一延时单元级联构成的延时链。具体的，所述计数逻辑单元还包括第二反相器、第三反相器、第四反相器、第五反相器、第六反相器、第七反相器、第八反相器、第九反相器、第十反相器、第十一反相器、第十二反相器和第十三反相器，第二反相器的输入端连接所述延时模块的输出信号，其输出端连接第三反相器和第四反相器的的输入端；第四反相器的使能端连接所述第二检测信号，其输出端连接第五反相器的输出端和第六反相器的输入端；第七反相器的输入端连接第五反相器的输入端和第本文档来自技高网...

【技术保护点】
1.一种预测式死区时间生成电路，通过控制DC‑DC变换器的上功率管和下功率管来设置死区时间；其特征在于，所述死区时间生成电路包括死区时间检测模块、逻辑控制模块和延时模块，所述死区时间检测模块用于检测上功率管关断、下功率管开启的死区时间和下功率管关断、上功率管开启的死区时间并产生第一检测信号和第二检测信号，当检测到上功率管关断、下功率管开启的死区时间过长时第一检测信号产生一个高电平脉冲，否则第一检测信号为低电平；当检测到下功率管关断、上功率管开启的死区时间过长时第二检测信号产生一个高电平脉冲，否则第二检测信号为低电平；所述延时模块包括M个级联的第一延时单元，M为正整数，所述DC‑DC变换器的脉宽调制信号的反相信号经过级联的M个第一延时单元后产生M个延时信号，其中级联的最后一个第一延时单元产生的延时信号作为所述延时模块的输出信号；所述逻辑控制模块包括计数逻辑单元、延时选择单元和死区时间产生单元，所述计数逻辑单元包括第一双向计数器和第二双向计数器，当第二检测信号为低电平时，第一双向计数器反向计数一位，当第二检测信号为高电平且所述延时模块的输出信号为低电平时，第一双向计数器正向计数一位；当第一检测信号为低电平时，第二双向计数器反向计数一位，当第一检测信号为高电平且所述延时模块的输出信号为高电平时，第二双向计数器正向计数一位；所述延时选择单元包括两个译码器和两个数选器，第一译码器用于将第一双向计数器的输出码转换为M位的第一控制码，第一数选器用于根据M位的第一控制码选择所述M个延时信号中对应的延时信号作为第一控制信号；第二译码器用于将第二双向计数器的输出码转换为M位的第二控制码，第二数选器用于根据M位的第二控制码选择所述M个延时信号中对应的延时信号作为第二控制信号；所述死区时间产生单元用于将所述延时模块的输出信号经过反相后作为所述上功率管的驱动信号，并根据所述延时选择单元产生的第一控制信号和第二控制信号产生所述下功率管的驱动信号，所述第一控制信号经过与所述延时模块总延时时间相同的延时时间后产生第三控制信号，所述下功率管的驱动信号的上升沿与所述第三控制信号的上升沿相同，其下降沿与所述第二控制信号的下降沿相同。...

【技术特征摘要】
1.一种预测式死区时间生成电路，通过控制DC-DC变换器的上功率管和下功率管来设置死区时间；其特征在于，所述死区时间生成电路包括死区时间检测模块、逻辑控制模块和延时模块，所述死区时间检测模块用于检测上功率管关断、下功率管开启的死区时间和下功率管关断、上功率管开启的死区时间并产生第一检测信号和第二检测信号，当检测到上功率管关断、下功率管开启的死区时间过长时第一检测信号产生一个高电平脉冲，否则第一检测信号为低电平；当检测到下功率管关断、上功率管开启的死区时间过长时第二检测信号产生一个高电平脉冲，否则第二检测信号为低电平；所述延时模块包括M个级联的第一延时单元，M为正整数，所述DC-DC变换器的脉宽调制信号的反相信号经过级联的M个第一延时单元后产生M个延时信号，其中级联的最后一个第一延时单元产生的延时信号作为所述延时模块的输出信号；所述逻辑控制模块包括计数逻辑单元、延时选择单元和死区时间产生单元，所述计数逻辑单元包括第一双向计数器和第二双向计数器，当第二检测信号为低电平时，第一双向计数器反向计数一位，当第二检测信号为高电平且所述延时模块的输出信号为低电平时，第一双向计数器正向计数一位；当第一检测信号为低电平时，第二双向计数器反向计数一位，当第一检测信号为高电平且所述延时模块的输出信号为高电平时，第二双向计数器正向计数一位；所述延时选择单元包括两个译码器和两个数选器，第一译码器用于将第一双向计数器的输出码转换为M位的第一控制码，第一数选器用于根据M位的第一控制码选择所述M个延时信号中对应的延时信号作为第一控制信号；第二译码器用于将第二双向计数器的输出码转换为M位的第二控制码，第二数选器用于根据M位的第二控制码选择所述M个延时信号中对应的延时信号作为第二控制信号；所述死区时间产生单元用于将所述延时模块的输出信号经过反相后作为所述上功率管的驱动信号，并根据所述延时选择单元产生的第一控制信号和第二控制信号产生所述下功率管的驱动信号，所述第一控制信号经过与所述延时模块总延时时间相同的延时时间后产生第三控制信号，所述下功率管的驱动信号的上升沿与所述第三控制信号的上升沿相同，其下降沿与所述第二控制信号的下降沿相同。2.根据权利要求1所述的预测式死区时间生成电路，其特征在于，所述死区时间生成电路应用于BUCK变换器时，死区时间检测模块包括第一检测单元和第二检测单元分别用于产生所述第一检测信号和第二检测信号；第二检测单元包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第一电阻和第一反相器，第四NMOS管和第五NMOS管的偏置电流相等；第一电阻的一端连接所述BUCK变换器的开关节点处信号，另一端连接第六NMOS管的源极；第一NMOS管的栅漏短接并连接第二NMOS管和第三NMOS管的栅极以及偏置电流，其源极连接第二NMOS管、第三NMOS管和第四NMOS管的源极并接地；第一PMOS管的栅漏短接并连接第三PMOS管、第五PMOS管、第七PMOS管和第九PMOS管的栅极以及第二NMOS管的漏极，其源极连接第二PMOS管、第四PMOS管、第六...

【专利技术属性】
技术研发人员：周泽坤，王韵坤，袁东，李世磊，王卓，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川,51