一种低压差线性稳压器制造技术

本发明专利技术公开了一种低压差线性稳压器，该线性稳压器利用能够反映负载电流大小的感应电压与一基准输入电压比较生成一控制信号，利用该控制信号控制误差放大器的工作方式，从而在大负载电流时实现低压差线性稳压器的过流保护，本发明专利技术电路结构简单，能够有效降低输入电压源与输出电压源之间的功率损耗，同时能够降低因功耗所产生的温度上升，给使用者提供更大的便利性。

【技术实现步骤摘要】
一种低压差线性稳压器
本专利技术涉及电源电路领域，具体涉及一种具有过流保护的低压差线性稳压器。
技术介绍
在模拟集成电路领域中，随着便携式电子设备的广泛使用，系统集成度越来越高，低压差线性稳压器用来为系统中的各子模块单独供电，在实际线性稳压器的设计中，还会在电路中加入保护电路，包括过温保护电路、过流保护电压、过压保护电路等等，保护电路能够有效地保护线性稳压器正常工作，避免过温、过流等对芯片造成损坏。传统过流保护电路大多是限流电路，这种电路会将过流时的输出电流限制在刚好发生过流的时候，若电路输入电压继续增大，而输出电流被限制在一个恒定的值，这样将造成很大功率的浪费，导致功率管的发热严重从而损坏功率管。因此，如何提供一种具有过流保护电路的低压差线性稳压器是本领域技术人员亟需解决的问题。
技术实现思路
有鉴于此，本专利技术提供了一种低压差线性稳压器，具有过流保护电路，结构简单，并能够降电源至稳压器输出的功率损耗，同时能够降低因功率损耗所产生的温度上升，极大地方便了电路的应用。为了实现上述目的，本专利技术提供如下技术方案：一种低压差线性稳压器，包括：晶体管MP1、晶体管MP2、晶体管MP3、晶体管MP4、晶体管MN1、晶体管MN2、晶体管MN3，电流源I1，电阻R1、电阻R2、电阻R3、电阻R4、电阻R5，比较器P1；电阻R1、电阻R2、电阻R3的一端和晶体管MP4的源极连接电源电压VDD，电阻R1的另一端连接晶体管MP1的源极，晶体管MP1的栅极连接其漏极以及晶体管MP2的栅极，晶体管MP1的漏极连接晶体管MN1的漏极，晶体管MN1的栅极连接基准输入电压Vref1，源极连接晶体管MN2的源极以及晶体管MN3的漏极，晶体管MN3的源极通过电流源I1接地，栅极连接比较器P1的输出端，比较器的正相输入端连接基准输入电压Vref2，反相输入端连接电阻R3的另一端；晶体管MN2的栅极连接电阻R4的另一端以及电阻R5的一端，漏极连接晶体管MP2的漏极以及晶体管MP3、MP4的栅极；晶体管MP2的源极连接电阻R2的另一端，晶体管MP3的源极连接电阻R3的另一端，漏极连接晶体管MP4的漏极以及电阻R4的一端并作为低压差线性稳压器的输出端Vout，电阻R5的另一端接地。优选的，在上述的一种低压差线性稳压器中，晶体管MP4的通道长宽比是晶体管MP3通道长宽比的M倍，M为大于1的正整数。优选的，在上述的一种低压差线性稳压器中，晶体管MP1、晶体管MP2、晶体管MP3、晶体管MP4为PMOS管；晶体管MN1、晶体管MN2、晶体管MN3为NMOS晶体管。优选的，在上述的一种低压差线性稳压器中，比较器P1包括：开关CK1、开关CK2、开关CK3、开关CK4、开关CK5、开关CK6、开关CK7、开关CK8，晶体管M11、晶体管M12、晶体管M13、晶体管M14、晶体管M15、晶体管M16、晶体管M17、晶体管M18、晶体管M19、晶体管M20，电流源I0，其中，晶体管M11的栅极通过开关CK1连接正相输入端，通过开关CK3连接反相输入端；晶体管M12的栅极通过开关CK2连接正相输入端，通过开关CK4连接反相输入端；晶体管M11的源极、晶体管M12的源极相连并通过电流源I0接地，晶体管M11的漏极连接晶体管M13的漏极以及晶体管M15的源极，晶体管M12的漏极分别连接晶体管M14的漏极和晶体管M16的源极；晶体管M13的源极连接晶体管M14的源极并连接电源VDD，晶体管M13的栅极连接晶体管M14的栅极；晶体管M15的栅极连接晶体管M16的栅极，晶体管M15的漏极连接晶体管M17的漏极，并通过开关CK7连接电路输出端；晶体管M16的漏极连接晶体管M18的漏极，并通过开关CK8连接电路输出端；其中晶体管M15的漏极还通过串联开关CK5、CK6连接晶体管M16的漏极；晶体管M17的栅极连接晶体管M18的栅极，晶体管M17的源极连接晶体管M19的漏极，晶体管M18的源极连接晶体管M20的漏极，晶体管M19的栅极连接晶体管M20的栅极并连接至开关CK5和开关CK6的连接端；晶体管M19、晶体管M20的源极接地。优选的，在上述的一种低压差线性稳压器中，开关CK1、开关CK4、开关CK5、开关CK8同时接通，同时断开，开关CK2、开关CK3、开关CK6、开关CK7同时接通，同时断开。优选的，在上述的一种低压差线性稳压器中，晶体管M13、晶体管M14、晶体管M15、晶体管M16为PMOS晶体管；晶体管M11、晶体管M12、晶体管M17、晶体管M18、晶体管M19、晶体管M20为NMOS晶体管。进一步，低压差线性稳压器用来将基准输入电压Vref1转换成一个输出电压Vout给负载使用，反馈电阻R4、R5用来将输出电压Vout的分压反馈给误差放大电路，误差放大电路将接受到的反馈电压与基准输入电压Vref1进行比较后输出控制信号至晶体管MP3、MP4的栅极，由于晶体管MP4的通道长宽比是晶体管MP3通道长宽比的M倍，M为远大于1的整数时，此时可以忽略晶体管MP3，而近似认为只有晶体管MP4给负载提供负载电流；此时晶体管MP4根据该控制信号控制输出电压输出至负载；当反馈电压小于基准输入电压Vref1时，误差放大器产生控制信号控制晶体管MP4的导通时间加长从而提高输出电压；当反馈电压大于基准输入电压Vref1时，误差放大器产生控制信号控制晶体管MP4的导通时间较少从而降低输出电压。电阻R3连接在电源电压VDD与晶体管MP3源极之间，用来提供一感应电压给比较器P1的反相输入端，比较器P1的正向输入端连接基准输入电压Vref2，当感应电压高于基准输入电压Vref2时，比较器P1输出低电平，当感应电压低于基准输入电压Vref2时，比较器P1输出高电平；由于感应电压的大小反应流过电阻R3上的感应电流的大小，而输出至负载的电流大小为M倍的感应电流大小，故而，可以通过R3上感应电压的大小来反应负载电流的大小；即当负载电流大于一限定值时，感应电压高于基准输入电压Vref2时，比较器P1输出低电平，从而控制误差放大器的工作，限定负载电流的进一步增大，起到了过流保护的作用。另外，由于电阻R3是与晶体管MP3串联，因而电阻R3并不会影响从输入电压到输出电压Vout之间的等效阻值，因此能够降低电源的功率损耗，给使用者提供更好的便利。经由上述的技术方案可知，与现有技术相比，本专利技术公开提供了一种具有过流保护电路的低压差线性稳压器电路，利用能够反映负载电流大小的感应电压与一基准输入电压比较生成一控制信号，利用该控制信号控制误差放大器的工作方式，从而在大负载电流时实现低压差线性稳压器的过流保护，本专利技术电路结构简单，能够有效降低输入电压源与输出电压源之间的功率损耗，同时能够降低因功耗所产生的温度上升，给使用者提供更大的便利性。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图1附图为本专利技术的电路原理图；图2附图为本专利技术的比较器的电路原理图。具体实施方式下面将结合本专利技术实施例中的附图，对本本文档来自技高网...

【技术保护点】
1.一种低压差线性稳压器，其特征在于，包括：晶体管MP1、晶体管MP2、晶体管MP3、晶体管MP4、晶体管MN1、晶体管MN2、晶体管MN3，电流源I1，电阻R1、电阻R2、电阻R3、电阻R4、电阻R5，比较器P1；电阻R1、电阻R2、电阻R3的一端和晶体管MP4的源极连接电源电压VDD，电阻R1的另一端连接晶体管MP1的源极，晶体管MP1的栅极连接其漏极以及晶体管MP2的栅极，晶体管MP1的漏极连接晶体管MN1的漏极，晶体管MN1的栅极连接基准输入电压Vref1，源极连接晶体管MN2的源极以及晶体管MN3的漏极，晶体管MN3的源极通过电流源I1接地，栅极连接比较器P1的输出端，比较器的正相输入端连接基准输入电压Vref2，反相输入端连接电阻R3的另一端；晶体管MN2的栅极连接电阻R4的另一端以及电阻R5的一端，漏极连接晶体管MP2的漏极以及晶体管MP3、MP4的栅极；晶体管MP2的源极连接电阻R2的另一端，晶体管MP3的源极连接电阻R3的另一端，漏极连接晶体管MP4的漏极以及电阻R4的一端并作为低压差线性稳压器的输出端Vout，电阻R5的另一端接地。

【技术特征摘要】
1.一种低压差线性稳压器，其特征在于，包括：晶体管MP1、晶体管MP2、晶体管MP3、晶体管MP4、晶体管MN1、晶体管MN2、晶体管MN3，电流源I1，电阻R1、电阻R2、电阻R3、电阻R4、电阻R5，比较器P1；电阻R1、电阻R2、电阻R3的一端和晶体管MP4的源极连接电源电压VDD，电阻R1的另一端连接晶体管MP1的源极，晶体管MP1的栅极连接其漏极以及晶体管MP2的栅极，晶体管MP1的漏极连接晶体管MN1的漏极，晶体管MN1的栅极连接基准输入电压Vref1，源极连接晶体管MN2的源极以及晶体管MN3的漏极，晶体管MN3的源极通过电流源I1接地，栅极连接比较器P1的输出端，比较器的正相输入端连接基准输入电压Vref2，反相输入端连接电阻R3的另一端；晶体管MN2的栅极连接电阻R4的另一端以及电阻R5的一端，漏极连接晶体管MP2的漏极以及晶体管MP3、MP4的栅极；晶体管MP2的源极连接电阻R2的另一端，晶体管MP3的源极连接电阻R3的另一端，漏极连接晶体管MP4的漏极以及电阻R4的一端并作为低压差线性稳压器的输出端Vout，电阻R5的另一端接地。2.根据权利要求1所述的一种低压差线性稳压器，其特征在于，晶体管MP4的通道长宽比是晶体管MP3通道长宽比的M倍，M为大于1的正整数。3.根据权利要求1所述的一种低压差线性稳压器，其特征在于，晶体管MP1、晶体管MP2、晶体管MP3、晶体管MP4为PMOS管；晶体管MN1、晶体管MN2、晶体管MN3为NMOS晶体管。4.根据权利要求1所述的一种低压差线性稳压器，其特征在于，比较器P1包括：开关CK1、开关CK2、开关CK3、开关CK4、开关CK5、开关CK6、开关CK7、开关CK8，晶体管M11、晶体管M12、晶体...

【专利技术属性】
技术研发人员：王昕宇，
申请(专利权)人：上海奥令科电子科技有限公司，
类型：发明
国别省市：上海,31